

80286 保护地址方式下数据块传输的实现和应用

周良柱 毛进亮 皇甫堪

(电子技术系)

摘 要 80286CPU 在保护地址方式下具有高达 16M 字节的存储器寻址能力, 通过系统 BIOS 功能调用可以很方便地实现保护地址方式下的数据块传输。将这一功能应用到以 286 微机为主机的, 要求高速、大容量数据采集和多个加速单元并行处理的信号处理系统设计时, 可明显地提高系统性能。作者将此方法应用于一个实际系统的设计, 取得了很好的效果。

关键词 信号处理系统, 数据传输, 保护地址方式, 段描述符。

分类号 TP399

IBM PC/AT 及其兼容微型计算机的 CPU 芯片是 Intel 80286 处理器。它可以工作在两种不同的工作方式: 与 8086 和 8088 兼容的、寻址范围为 1M 字节的实地址方式, 以及高达 16M 字节的保护地址方式 (又称虚地址方式)。常用的 PC DOS 操作系统只限于工作在实地址方式下, 系统对 1M 字节以外的存储空间的访问通常是用虚盘方式或扩展存储器管理软件来实现。采用前一方式时, 数据只能以文件方式进行读写操作, 缺乏灵活性。而采用后一方式时除必需的软件支持外, 通常还需硬件支持; 同时系统还只能把扩展的存储单元作为字符设备访问, 也缺乏灵活性。事实上, 通过 PC/AT 的 BIOS 功能调用可以很方便地实现 1M 以外的存储器访问操作。本文拟介绍如何采用这一方法实现 80286 在保护方式下的数据块传输, 以及这种方法在数字信号处理系统设计中的应用。

1 80286 保护方式下数据块传输的实现方法

80286 的存储器管理采用的是分段管理方法。在实地址方式下, 其 20 位物理地址是由段寄存器中的 16 位段选择符所确定的段地址和 16 位段内偏移量按图 1a 所示的方法形成。在保护方式下, 段选择符不再表示目标单元的段地址, 而是指向一个称为段描述符的 8 字节存储单元空间。目标单元的 24 位物理地址即由该段描述符中的 24 位段基地址和 16 位偏移量形成, 见图 1b。事实上, 80286 的四个段寄存器 CS、DS、SS 和 ES 各有一个对程序员透明的段描述符高速缓存器 (SDCR)。当一个段寄存器被加载时, 与所加载的段选择符相对应的段描述符被同时加载到 SDCR 中, 并参与随后与该段寄存器有关的存储器物理地址计算和存储器访问的保护。有关 80286 在保护方式下的工作原理, 可

• 1990 年 11 月 9 日收稿, 1991 年 6 月 15 日收修改稿

参阅有关资料，在此不做进一步的讨论。




图 1 80286 存储器物理地址的形成

尽管 DOS 系统不支持保护方式，但通过调用系统的 BIOS 功能可以很方便地实现保护方式下 16M 字节范围内的数据块传输。该功能可通过功能代码为 87H 的 INT 15H 调用来实现，其具体实现步骤为：

(1) 建立一个供保护方式下使用的全局描述符表 (GDT)，该表的结构如图 2a 所示，共包含有 6 个段描述符：空白描述符，GDT 描述符，源数据段描述符，目的数据段描述符，虚拟代码段描述符和虚拟堆栈段描述符。每个段描述符占 8 个字节，其内容包括 24 位的段基地址，16 位的段长界限，8 位的访问权字节和一个 16 位的保留字（设为零值），见图 2b。初始化时，用户需按数据传输的要求对目的和源数据段描述符进行初始化外，其余四个段描述符均赋零值。




图 2 (a)GDT 表结构；(b)段描述符结构

(2) 按功能调用的要求给指定的寄存器赋以入口参数：ES 为 GDT 的段地址，SI 为 GDT 的偏移；CX 为数据块长度的字数（其最大值为 32K）；AH 中为功能代码 87H。

(3) 利用 INT 15H 指令调用该 BIOS 功能，即可实现 16M 字节范围内的数据块传输。执行该调用时，CPU 首先进入保护方式，然后完成规定的数据传输任务，最后返回实地址方式，回到程序的中断调用点。

作者采用汇编语言与高级语言相结合的方法，用 Turbo Pascal 4.0 编写了相应的程序，成功地实现了 80286 16M 地址范围内的数据块传输，并将其应用到一数字信号处理系统的设计中。

2 保护方式下数据传输在系统设计中的应用

随着微机性能价格比的不断提高以及基于 VLSI 技术的 DSP 芯片功能的不断增加，目前许多数字信号处理系统都采用如图 3 所示的结构形式：通用微机+数据采集单元+

运算加速单元，以充分利用通用微机的软、硬件资源，简化系统设计工作，同时又可利用 DSP 的高速运算能力来提高系统的处理速度。在这类系统中，其数据采集单元通常不具备采样数据存储单元，或只有小容量的缓冲存储器，如 FIFO。采样数据常用 DMA 方式送入主机内存，当数据量较大时还需进一步转存到主机的硬盘。这种方式在系统要求高速、大容量的数据采集时，就有很大的局限性。运算加速单元的处理器通常采用高性能的 DSP 芯片，如 TMS320 系列芯片。其数据存储单元通常配置在主机的内存空间，以便于实现两者之间的数据交换。由于在整个处理过程中，主机与运算单元之间会发生频繁的数据交换，因而整个系统的处理速度不仅取决于运算单元的运算速度，还将取决于主机与加速单元之间的数据交换速度。当数据量过大，系统不得不借助于硬盘等外部存储部件时，主机与运算单元之间的数据交换将严重地影响到整个系统的性能。




图 3 基于通用微机的信号处理系统的典型结构




图 4 FFT 弹道分析仪结构框图

通过增大系统的内存并利用前一节所介绍的 PC/AT 机的保护方式下的数据块传输功能，可以克服上述的缺点。作者将此方法应用于一个以 AST 286 为主机的 FFT 弹道分析系统的设计中，取得了很好的效果。该系统是一个靶场测速雷达的数据采集及处理智能终端，它对雷达天线头输出的多卜勒信号进行采样和模数转换后，利用数字频谱分析技术提取弹丸的速度信息，并完成弹道计算任务。它需要完成高速（达 1MHz）、大容量（达 4M 字节）的数据采集，以及大量的诸如 FFT 运算的运算任务，图 4 给出了该系统的结构框图。

与图 3 给出的结构相比较，FFT 弹道分析系统的数据采集单元配备了一个 4M 字节的采样数据存储单元，由采样控制器和主机 CPU 共享；采样时，采样控制器控制该存储单元的访问权，采样数据直接写入该存储单元；采样结束后，该存储单元成为主机的扩展内存，CPU 可在保护方式下访问。在此，我们通过数据存储单元访问控制权的交换来代替采集单元和主机间的数据传输，满足了高速、大容量数据采集任务的要求。除应作为原始数据存储单元外，该数据存储单元也可用来存放其它数据，如中间结果。这有效地扩大了系统的可用内存，减少了磁盘访问操作，提高了系统内部的数据传输速率，进而提高了系统的性能。

运算单元的处理器是一个高性能的 TMS320C25 处理器，它的 128K 字节的数据存储区也可由 CPU 直接访问。由于 4M 存储单元位于主机 1M 以外的存储空间，故两者间的数据交换需采用前述的 80286 保护方式下的数据块传输技术。另外，市售的 DSP 加速板常将其存储器以开窗方式配置在主机 1M 以内的地址空间，而在高档微机上 1M 以下的空闲地址很少，对于利用多个加速板进行并行处理是困难的（在某些配置的 286 机上，甚至单个市售加速板也无法加入）。如果把加速板上的存储器也配置到 1M 以外的空间，可以避免与系统配置的矛盾，并有利于实现多加速板的并行处理结构。这一思想已经用于

一个基于多个 TMS320C25 加速板的图像处理系统的设计。

3 结束语

80286 在保护方式下具有很大的寻址能力。尽管 DOS 操作系统并不支持这一方式,但可以通过调用 BIOS 功能实现 16M 地址空间内的数据块传输。充分地利用 286 微机的这一特性,是实现以 286 微机为主机的,要求高速、大容量数据采集和多个运算加速单元进行并行处理的信号处理系统的一个很好的途径。实际应用表明,这一措施是非常有效的。

参 考 文 献

- 1 Intel. Microsystem Components Handbook. Microprocessor Volume I, 1986
- 2 Duncan R 著;贺志强,李昌译. DOS 磁盘操作系统高级程序员指南. 中科院计算所新技术发展公司, 1988
- 3 Turbo Pascal(4.0)使用手册. 中软技术公司软件交易中心编译, 1988
- 4 周良柱等. 数字频谱分析技术在测速雷达中的应用. 信号处理与自适应天线技术学术会议论文集, 1990
- 5 周良柱. VLSI 与数字信号处理系统设计. 国防科技大学出版社, 1990

Realization and Application of Data Block Transfer in 80286 Protected Address Mode

Zhou Liangzhu Mao Jinliang Huangfu Kan

(Department of Electronic Technology)

Abstract

In the protected address mode, the 80286 CPU has an extended memory addressing capability up to 16 megabytes. By calling the appropriate system BIOS functions, the data block transfer in the protected mode can be realized in a 80286 microcomputer easily. Applying this function to the design of a signal processing system based on a 80286 microcomputer as CPU, we can obtain a system which can effectively perform data acquisition with high speed and enormous volume and parallel processing with multiple DSP acceleration boards. The authors, using this method, have designed and realized successfully a DSP system which has excellent performance.

Key words signal processing, data transfer, protected address mode, segment descriptor