

电子对抗系统中的频率合成器

刘祁雄 谭志恒

(电子技术系)

摘 要 本文以锁相环大规模集成电路为核心,提出了一种可编程的频率合成器。实践证明,它频率稳定度高,其数量级与晶振相同;频率覆盖范围大,超过了倍频程;频率切换迅速,转换时间达微秒级。

关键词 频率合成器, 锁相环, 电子对抗

分类号 TN74

频率合成器具有频率准确,可数字调谐及遥控等优点,已应用于电子技术的各个领域。在非电子战领域,这些应用大多强调高的频率精度和稳定度,低的寄生调制和相位噪声。在电子领域中,除了上述的一般要求,还要求宽的频率覆盖范围和很短的频率切换时间。比如,要求覆盖的频段超过一个倍频程,每个频率的切换时间达微秒级甚至毫微秒级。因此人们仍在积极地探索方案,以满足现代电子战对频率源的特殊要求。锁相环大规模集成电路的发展,为我们展示了广阔的前景。本文介绍一种以锁相环大规模集成电路为核心的频率合成器。

1 频率合成器方案

图1是由锁相环(PLL)大规模集成电路MC145152构成的频率合成器的原理框图。由图可见,整个系统主要由压控振荡器(VCO),高速双模前置分频器 $[\div P/(P+1)]$,环路滤波器(LPF),MC145152和频率译码器构成。高稳定度晶振(优于 10^{-6})产生8MHz标准频率,经MC145152片内的分频器除以R后得到的参考频率 f_R ,加到鉴相器(PD)上。压控振荡器输出频率 f_o 经高速前置分频器 $[\div P/(P+1)]$ 、吞除计数器A和程序分频器M分频得到 f_v ,送入鉴相器PD与 f_R 进行比相,并使PD输出误差电压。误差电压经有源低通滤波器(LPF)平滑后控制VCO,使之锁定在某一预置频率上。




图1 频率合成器框图

2 MC145152 功能简介

MC145152 为双模频率合成集成电路, 其内部电路结构如图 2 所示。芯片内包含有吞除计数器 A、程序分频器 M、鉴相器 PD、参考频率振荡器、参考频率分频器 R 和控制逻辑, 采用 16bit 并行码方式置定频率。MC 端 (9 脚) 为换模信号控制端, LD 端 (28 脚) 为锁定指示端, 锁定时输出高电平。

参考分频系数 R 由三个预置输入 RA_0 、 RA_1 、 RA_2 决定, 参考分频比 R 与预置输入端的关系如表 1 所示。

程序分频范围: $M=3\sim 1023$, 吞除计数范围: $A=0\sim 63$ 。鉴相灵敏度: $K_p=V_{DD}/2\pi$ 。

3 频率合成器工作原理

表 1

RA_2	RA_1	RA_0	R
0	0	0	8
0	0	1	64
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1169
1	1	1	2048

在侦察引导机来的频率码经频道译码器译码, 送入吞除计数器 A 和程序分频器 M 后, 换模信号 MC 使双模前置分频器 $\mu PB571$ 处于高模 $\div (P+1)$ 状态, 压控振荡器 VCO 产生的高频信号 f_0 经过分频系数为 $(P+1)$ 的分频器分频, 同时送至吞除计数器 A 和程序分频器 M 进行减法计数。假设它们预置数分别为 A 和 M, 且 M 大于 A。当吞除计数器 A 为零后, 换模信号 MC 强迫双模前置分频器处于低模 $\div P$ 状态, 此时, 程序分频器 M 的状态减至 $(M-A)$ 。吞除计数器停止工作。然后, 程序计数器按低模方式进行减法计数, 直至 M 减至全零 (这时 A 计数器仍保持在全零状态)。在控制逻辑检测到 M 和 A 均为零后, 一方面控制 M 输出一分频脉冲信号 f_V 到鉴相器, 另一方面同时使吞除计数器 A 和程序分频器 M 重新置数, 并导致换模信号 MC 使双模前置分频器 $\mu PB571$ 又转换为高模 $(P+1)$ 状态, 从而为下一个计数循环作好了准备。不难理解, 整个计数周期的分频系数为:

$$N_T = (P+1) \cdot A + (M-A)P = M \cdot P + A$$

程序分频器输出的频率信号 f_V 与基准信号 f_R , 通过鉴相器 PD 鉴相后输出一误差电压 V_d , 经低通滤波加到压控振荡器上, 使 VCO 锁定。此时, VCO 锁定的输出频率为:

$$f_0 = N_T \cdot f_R = (M \cdot P + A) \cdot f_R$$

式中 f_R 是由高稳定度晶振产生的频率 f 除以 R 后得到的, 即 $f_R = f/R$ 。所以频率合成的输出频率具有与基准石英振荡器相同的频率稳定度。

由于 MC145152 内部的吞除计数 A 和程序分频系数 M 都是由外部控制的, 从而, 只要改变 M 和 A 的值, 便可改变输出频率。

4 频率合成器各电路设计与说明

4.1 参考频率振荡器和分频器

MC145152 内含类似于电容三端式的振荡器, 只要外接晶体及适当的电容便可组成振荡器。本电路选取 8.00MHz 晶振产生振荡信号 f , 经 512 分频 ($RA_2=1, RA_1=0, RA_0=0$) 产生参考基准频率信号 f_R , 可求得 $f_R=15.625\text{MHz}$ 。

4.2 高速双模前置分频器

近年来, 高速双模前置分频器的最高工作频率可达 1.6GHz 或更高。本设计选用的双模前置分频器为 $\mu PB571$, 可工作至 500MHz。有三种分频模值可供选择。当模值选择端 M_1, M_2 都开路时, 模值为除 64 (或 65) 分频; 当换模控制端 (6 脚) 为高电平时, 按除 64 低模方式工作; 当低电平时, 按除 65

的高模方式工作。

4.3 预置数 A 和 M 工作频率的关系

已知参考基准频率 $f_R =$

15.625KHz, 双模前置分频系数

$P=64$, 那么可依式

$$f_o = (M \cdot P + A) \cdot f_R$$

计算出各频率对应的 M、A 值。

例如: 当 $f_o=80\text{MHz}$ 时, 有

$$\begin{aligned} M \cdot P + A &= f_o / f_R \\ &= 80 \times 10^3 / 15.625 \\ &= 5120 = 80 \times 64 + 0 \end{aligned}$$

比较上式两边有: $M=80, A=$

$=0$ 。

同理, $f_o=145\text{MHz}$ 时, $M=145, A=0$

4.4 压控振荡器 (VCO)

为了获得更大的频率范围, 本电路采用电感三点式振荡电路。选取微波三极管 LP1001 作为振荡管, 变容二极管为日产 1SV88, 回路电感采用 $\phi 1.02$ 的漆包线自行绕制。电路原理图如图 3 所示。

整个 VCO 是频率合成器的核心部件, 设计、安装调试都要慎重。引线要尽可能短。经测试, 当压控电压 $V_c=3.0\text{V}$ 时, 输出频率 $f_o=70\text{MHz}$; $V_c=12.50\text{V}$ 时, $f_o \approx 145.0\text{MHz}$, 那么, 压控灵敏度为:

$$\begin{aligned} K_V &= \frac{2\pi(f_{\max} - f_{\min})}{V_{\max} - V_{\min}} \\ &= \frac{2\pi \cdot (145.0 - 70) \times 10^6}{12.5 - 3.00} = 2\pi \times 7.9 \times 10^6 \text{Rad/S} \cdot \text{V} \end{aligned}$$

其频率覆盖范围 $f_{\max}/f_{\min}$ 大于 2, 实际上还可以做得大一些。

调制信号(如白噪声)可从 VCO 适当的位置加入。其带宽在数 MHz 范围内连续可调。调制的加入不影响载波频率的稳定性。

4.5 环路滤波器 (LPF)

环路滤波器是用运算放大器 LM741 构成的有源比例积分滤波电路, 其原理电路见图 4。该滤波电路具有滞后超前网络, 其比例特性可以加快环路捕捉速度, 其相位超前特性可增大环路的稳定相位余量。同时, 它还能提供鉴相输出电平与 VCO 所需电平相匹配的增益。

环路参数可按下式设计:

$$\omega_n = \sqrt{\frac{K_\phi \cdot K_V}{N_T \cdot C \cdot R_2}}, \quad \zeta = \frac{W_n \cdot R_1 \cdot C}{2}$$

其中 ω_n 为环路自然谐振角频率, K_ϕ 为鉴相增益, K_V 为压控灵敏度, N_T 为分频系数, ζ 为阻尼系数。在设计 LPF 各参数时, 要合理选择环路自然谐振角 ω_n 和阻尼系数 ζ , 以兼顾环路的捕捉速度和等效噪声带宽。




图 2 MC145125 内部电路




图 3 VCO 电原理图




图 4 LPF 电原理图

5. 结束语

以锁相环大规模集成电路 MC145152 为核心构成的频率合成器, 设计调试方便, 性能好、工作稳定可靠。据本文提出的方案, 已研制出系统硬件。经测试, 它完全能在 70~145MHz 的频率范围内, 以 1MHz 的信道带宽实现快速频率切换, 其切换频率速度小于 100 μ s, 频率稳定度优于 10⁻⁶/h。该频率合成器已用于新的电子对抗系统。

致 谢

衷心感谢朱明副教授, 吴月珍工程师的大力支持。

参 考 文 献

- 1 Motorola INC. CMOS APPLICATION—SPECIFIC STANDARD ICS. DL130/REV1, 1990. 1~116
- 2 张有正、陈尚勤等. 频率合成技术. 北京: 人民邮电出版社, 1984
- 3 万心平、张厥盛等. 集成锁相环路. 北京: 人民邮电出版社, 1990

Frequency Synthesizer in ECM System

Liu Qixiong Tan Zhiheng

(Department of Electronic Technology)

Abstract

In this paper, the large scale integrated circuits of phase-locked loop (PLL) are used as the control component and based on this, a technique of frequency synthesis contro is proposed. Its hardware shows that the level of its frequency stability is the same as that of crystal oscillator, its frequency range covers over double frequency course and the time of frequency conversion is fast and is on the level of μ s.

Key words frequency synthesizer, phase-locked loops, electronic warfare

我国首批国家工程技术研究中心启动

据报道, 我国第一批国家工程技术研究中心有 30 个, 其中国家科委归口管理的 21 个。国家科委归口管理的中心, 经过筹备, 目前已全部启动。

建立国家工程技术研究中心的目的在于: 提高我国科研成果的工程化水平, 使科技为经济建设主战场服务, 促使科技成果的商品化、产业化。

国家工程技术研究中心是国家级科研力量的一部分。中心依托行业或领域的重点科研机构 (或高校), 具有较完整的工程技术综合试研条件, 并有优秀的研究开发、工程设计、试验的专业队伍, 具有对外开放和综合服务的能力。

中心的任务: 将实验室科研成果进行系统化、配套化、工程化研究开发, 为企业提供成熟成套的工艺和技术, 推出高增值的的产品; 对外开放服务; 开展培训工作、国际合作和引进技术的消化创新。