doi:10.11887/j.cn.201806023

http://journal. nudt. edu. cn

## 0.13 μm 标准 CMOS 工艺的高可靠流水线模数转换器<sup>\*</sup>

周宗坤1,2,黄水根1,2,董业民1,林 敏1

(1. 中国科学院上海微系统与信息技术研究所,上海 200050; 2. 中国科学院大学,北京 100049)

**摘 要:**针对航空航天电子系统对高性能模数转换器的需求,采用 0.13 µm 标准互补金属氧化物半导体 工艺,设计可以在极端温度和空间辐射环境中稳定可靠工作的 12 位分辨率、50 MS/s 采样率的流水线模数转 换器。通过采用无采样保持电路以及抗辐射电路和版图加固等技术,在减小功耗的同时有效地削弱总剂量 辐射效应的影响。测试结果表明:在-55~125 ℃温度范围内以及 150 krad(Si)的总剂量辐照条件下,得到大 于 64 dB 的信噪比、大于 73.5 dB 的无杂散动态范围和最大 0.22 dB 的微分非线性。

关键词:流水线模数转换器;无采样保持电路;总剂量辐射效应;版图加固技术

中图分类号:TN453 文献标志码:A 文章编号:1001-2486(2018)06-165-06

# Highly reliable pipeline analog-to-digital converter in 0.13 μm standard CMOS process

ZHOU Zongkun<sup>1,2</sup>, HUANG Shuigen<sup>1,2</sup>, DONG Yemin<sup>1</sup>, LIN Min<sup>1</sup>

(1. Shanghai Institute of Microsystem and Information Technology, Chinese Academy of Sciences, Shanghai 200050, China;

2. University of Chinese Academy of Sciences, Beijing 100049, China)

Abstract: For demanding of high performance analog-to-digital converter for aerospace electronic systems, a 12 bit pipelined analog-to-digital converter with speed of 50 MS/s which can work well in harsh temperature and radiation environment, was presented and implemented with 0.13  $\mu$ m standard complementary metal Oxide semiconductor process. By employing the circuit without sample-and-hold amplifier, the radiation hardened circuit, and the layout technology, the impact of total ionizing dose effect was significantly alleviated while reducing the power consumption. Test results show that the design achieves a 64 dB signal-to-noise ratio, a 73.5 dB spurious-free dynamic range, maximum 0.22 dB differential nonlinearity within wide temperature range of  $-55 \sim 125$  °C and survive a total dose of 150 krad(Si).

Key words: pipeline analog-to-digital converter; circuit without sample-and-hold amplifier; total ionizing dose effect; layout reinforcement technology

随着航空航天技术的发展和不断升级,航空 电子设备的性能在不断地优化和提高。作为电子 系统中连接模拟量和数字量的重要单元,模数转 换器(Analog-to-Digital Converter, ADC)的性能迎 来更大的挑战。要有更高的精度和速度,在面对 空间极端环境温度和高能粒子辐射环境时也要保 持较高的稳定性和可靠性<sup>[1-3]</sup>。总剂量(Total Ionizing Dose, TID)效应是空间辐射环境影响互补 金属氧化物半导体(Complementary Metal Oxide Semiconductor, CMOS)集成电路的方式之一,它 会随着时间的累积不断改变器件的特性,最终导 致电路不能正常工作<sup>[4]</sup>。

本文采用 0.13 µm 标准 CMOS 工艺设计了

一款 12 位分辨率、50 MS/s 采样率的流水线模数转换器。

## 1 流水线 ADC 的电路设计

流水线 ADC 通过将所要求的转换精度 N 按 一定规律分配到多级低分辨率量化器。每一级量 化器主要由采样保持电路、低精度模数转换器和 数模转换器、减法器以及余差放大器构成。其中 低精度模数转换器由多个并行比较器构成,除此 之外的模块称为乘法型数模转换器(Multiplying Digital-to-Analog Converter, MDAC)电路<sup>[5]</sup>。各级 量化器在两相不交叠时钟下运行,通过延迟校准 阵列输出 N 位数字码。

 <sup>\*</sup> 收稿日期:2017-10-11
 基金项目:中科院重点部署基金资助项目(KGFZD-135-16-015)
 作者简介:周宗坤(1990—),男,河南永城人,博士研究生,E-mail:zhouzk@mail.sim.ac.cn;
 林敏(通信作者),男,研究员,博士,博士生导师,E-mail:mlin@mail.sim.ac.cn

## 1.1 各级量化器分辨率的设计

当 ADC 中的某一级量化器的比较器或余差 放大器存在失调电压时,输入到下一级的信号可 能会超出其所能量化的范围,导致失码。为此,通 常采用冗余位的设计,使输入到下一级的信号控 制在满量程或者 0.5 倍量程范围内<sup>[6]</sup>。冗余位通 常有 0.5 bit 冗余和 1 bit 冗余两种,每一级量化 器的精度可以表示为  $N_i = k_i + r_i \circ k_i$  代表第 i 级 量化器的有效分辨率, $r_i$  代表第 i 级量化器的冗 余位。余差放大器的放大倍数为  $2k_i \circ$ 

对于 0.5 bit 冗余电路,当输入信号接近满量 程时,其输出信号也接近满量程,增加了余差放大 器的设计难度。当采用 1 bit 冗余结构时,整个输 入量程内,输出均可控制在 0.5 倍量程内。图 1 分别是 2.5 bit 和 3 bit 分辨率对应的传输函数曲 线。由于第一级量化器的输入可达满量程,采用 1 bit 冗余结构,将运放输出控制在 0.5 倍量程内。 对于后级电路,其输入为前级输出,控制在 0.5 倍 量程内,故可采用 0.5 bit 冗余设计,其运放输出 也在 0.5 倍量程内。



(a) 2.5 位分辨率传输函数曲线图(a) Transfer curve for 2.5 bit resolution



(b) 3 位分辨率传输函数曲线图(b) Transfer curve for 3 bit resolution

图 1 2.5 位和 3 位分辨率传输函数曲线图 Fig. 1 Transfer curves for 2.5 bit and 3 bit resolution

本设计流水线结构如图 2 所示,一共由七级 量化器组成,第一级采用 2 bit +1 bit 结构,第二 至第六级采用 2 bit +0.5 bit 结构,第七级是 3 bit 全并行模数转换器,不含冗余位。七级流水线原 始输出数字信号宽度为 16 位,经过延迟阵列和校 准电路处理,最终输出12 bit 数字码。



图 2 流水线 ADC 原理图 Fig. 2 Schematic diagram of pipeline ADC

#### 1.2 SHA-less 电路设计

通常,在 ADC 中采用一个专门的采样保持放 大器(Sample-and-Hold Amplifier,SHA)电路,用于 对模拟输入信号进行跟踪、采样和保持<sup>[7-8]</sup>。但 是,由于 SHA 处于 ADC 模拟信号处理的第一级, 且为单位增益,其电路噪声会全部等效到输入端, 同时运算放大器需要有较大的输出摆幅。SHA 不仅具有大量的功耗,也影响了整个 ADC 的噪声 和线性度。SHA-less 结构将采样保持功能合并到 第一级量化器中,去除专门的 SHA 电路,提高了 ADC 在噪声、功耗、线性度等方面的性能<sup>[9-11]</sup>。

对于采用 SHA-less 结构的 ADC,其第一级量 化器电路中的 MDAC 和子 ADC 将直接对快速变 化的输入信号进行采样。一旦这两条信号路径存 在失配,就会造成采样后的信号不一致,两者之间 的电压差称为孔径误差 V<sub>e</sub>,如图 3(a)所示。孔径 误差过大会导致第一级量化器电路所输出的余差 电压 V<sub>res</sub>超出后级电路的量程范围,进而出现功 能性错误。图 3(b)中虚线所示部分为当存在失 调和孔径误差时的传输函数曲线。



(a) 孔径误差(a) Aperture error

(b)存在失调和孔径误差的 传输函数曲线图
(b) Transfer curve with offset voltage and aperture error

图 3 孔径误差及其影响

Fig. 3 Aperture error and its influence

本设计采用的 SHA-less 电路设计如图 4(a) 所示,相应的控制时钟时序如图 4(b)所示。在

CK1 下降沿, MDAC 和比较器对输入信号同时采 样;在 CKS 下降沿, 比较器中的电容  $C_{emp}$ 的底板 从  $V_{in}$ 切换到阈值电压  $V_{ref}$ ,  $C_{emp}$ 顶极板得到电压差  $V_{ref}$ - $V_{in}$ ; 在 CK2 上升沿, Latch 触发, 从 CKS 下降 沿到 CK2 上升沿的两相不交叠时间  $dt_1$  为比较器 预放大器的放大时间。



(a) 无采样保持电路结构图





图 4 第一级量化器设计 Fig. 4 Design of the first stage

在 CK2D 上升沿,将比较器输出结果控制 MDAC 中的开关,同时释放运放输出端的复位开关,从 CK2 上升沿到 CK2D 上升沿的延时 dt<sub>2</sub> 是 留给 Latch 的判决时间。在此设计方案中,CK1、 CKS 和 CK2 三个时钟的关系与传统两相不交叠 时钟的时序关系保持一致,只是额外增加了时钟 CK2D,简化了 ADC 时钟产生电路的设计复杂度。

## 1.3 升压自举开关的设计

采样开关通常采用工作在线性区的金属 – 氧 化物 – 半导体(Metal-Oxide-Semiconductor, MOS) 管来实现,N型金属 – 氧化物 – 半导体(NMOS) 管导通电阻  $R_{ON}$ 如式(1)所示。可以看出, $R_{ON}$ 反 比于栅源电压差( $V_{G}$ - $V_{S}$ ),即 $R_{ON}$ 会随输入信号的 变化而变化,进而引起系统的非线性和谐波失真 等。升压自举开关可以通过使栅源电压保持恒定,来减小开关导通电阻的非线性,优化 ADC 性能<sup>[12]</sup>。

$$R_{\rm ON} = \frac{L}{\mu_{\rm n} C_{\rm ox} W (V_{\rm G} - V_{\rm S} - V_{\rm TH})}$$
(1)

式中, $\mu_n$ 为电子迁移率, $C_{ox}$ 为单位面积的栅氧化 层电容,W为 NMOS 晶体管宽度,L为 NMOS 晶体 管长度, $V_{TH}$ 为 NMOS 晶体管阈值电压。

图 5 是本设计采用的升压自举开关电路图。 NMOS 管 M1 作为采样开关。当采样时钟 CLK 为 低时, M5、M7 处于导通状态, 使得 M1 栅极电压 被拉低到地, M1 处于截止状态, 即采样开关断 开; M4、M9 同样处于导通状态, 并对升压电容 CB 进行预充电, 使得 CB 两端电压差为电源电压 V<sub>DD</sub>。当 CLK 为高时, M8、M3 导通, 使得 CB 上的 电压差加在 M1 栅极与源(或漏)极之间; M1、M2 导通,则 M1 栅极电压 V<sub>g</sub> 为输入信号与 V<sub>DD</sub>的和, 从而开关管栅源电压保持恒定。

从式(1)还可以看出,开关管的源端与衬底 电压差 V<sub>SB</sub>同样与 R<sub>ON</sub>有关,V<sub>SB</sub>的值会影响阈值电 压,导致 R<sub>ON</sub>呈非线性。为此,设计中 M1 和 M2 采用深 N 阱工艺,将 M1、M2 的衬底都接入 A 点, 使得 M1 和 M2 的阈值电压不受输入信号的影响。 电路中 M7 用于防止 M5 栅源电源差超过 V<sub>DD</sub>;M6 则可以使 M7 的源漏电压差不超过 V<sub>DD</sub>,并使 B 点 电压保持恒定,从而增强电路稳定性和可靠性。



图 5 升压自举开关 Fig. 5 Boosting bootstrapped switch

#### 1.4 校准算法的实现

ADC 的转换精度受到晶体管、电容和电阻等 元件的匹配精度以及运放的有限增益的影响。辅助的数字校准技术能够优化 ADC 的转换性能,其 主要分为前台校准和后台校准两种校准方式。前 台校准速度快,校准电路简单,但在进行校准时会 打断 ADC 的正常工作,无法实时校准工作环境变 化引起的误差;后台校准则可以实时校准工作环 境变化引起的误差,且不影响 ADC 的正常输出, 但是其电路结构相对复杂,需要增加更多模拟电路 来配合完成校准,有可能影响模拟电路的转换速度 和精度。综合考虑,本设计选择前台校准方式。

校准针对前四级量化器进行,可以有效减少 电容失配、比较器失调和运放有限增益等带来的 误差和非线性。先用后三级电路对第四级电路进 行校准,再用校准后的第四至第七级电路完成对 第三级电路的校准,并依次完成对第二级和第一 级量化器的校准<sup>[13]</sup>。

设 *D<sub>ij</sub>*表示第 *i* 级第 *j* 个比较器的输出,其值 为 0 或 1; *W<sub>ij</sub>*是第 *i* 级第 *j* 个 DAC 电容所对应的 真实数字权重(*i*取 1~4;*j*取 1~8); *D<sub>sub</sub>*为第五 到第七级的量化输出。则 ADC 最终输出为:

$$D_{\rm out} = \sum D_{ii} W_{ii} + D_{\rm sub} \tag{2}$$

W<sub>ij</sub>的测量以 W<sub>22</sub>为例,第二级量化器实际传输曲线如图 6 所示。控制第 2 个 DAC 电容所接参考电压,使余差放大器输出为 b<sub>2</sub> 点对应的电压值,对应的数字量化结果为 W<sub>b2</sub>;同理,得到 a<sub>2</sub> 点电压对应的数字量化结果 W<sub>a2</sub>。则





## 2 总剂量效应及抗辐射方法

## 2.1 总剂量效应机理研究

当 MOS 管工作在空间辐射环境下时,会在 SiO<sub>2</sub> 层电离出电子 - 空穴对。其中的一部分电 子和空穴会发生复合,而另一部分则会发生扩散、 漂移,最终形成陷阱电荷。陷阱电荷主要分为两 部分,一部分产生在 SiO<sub>2</sub> 中,另一部分形成于栅 氧层介质与半导体材料的界面处,称之为界面陷 阱电荷。器件吸收的辐射剂量与时间成正相关关系,受辐射的时间越长,器件受影响的程度越严重,在达到一定时间后将导致器件失效。由总剂量引起的陷阱电荷会改变 MOS 管的阈值电压  $V_{\rm th}$ ,特别是 NMOS 管。式(4)表示了  $V_{\rm th}$ 的变化量  $\Delta V_{\rm th}$ 的计算关系式<sup>[14]</sup>。

$$\Delta V_{\rm th} = -e \cdot \Delta Q_{\rm ot} / C_{\rm ox} + e \cdot \Delta Q_{\rm it} / C_{\rm ox} \qquad (4)$$
$$\Delta V \propto t^2 \qquad (5)$$

式(4)中, $\Delta Q_{at}$ 为 SiO<sub>2</sub> 层中产生陷阱电荷的电荷 密度, $\Delta Q_{it}$ 是产生界面陷阱电荷的电荷密度。 式(5)中, $t_{ax}$ 为栅氧化层厚度。对于 NMOS 管而 言,因为  $\Delta Q_{at}$ 大于  $\Delta Q_{it}$ ,所以  $\Delta V_{th}$ 为负,即 TID 效 应使得 NMOS 管  $V_{th}$ 减小,从而会引起器件的泄漏 电流增加。

随着工艺技术的不断进步,栅氧化层的厚度已 减小到几纳米,由式(5)可知,总剂量辐射效应对 阈值电压的影响几乎可以忽略。浅槽隔离 (Shallow Trench Isolation,STI)技术是目前先进工 艺下常用的器件隔离技术。如图7所示,STI的氧 化层比栅极氧化层厚得多,更容易受到TID效应的 影响。TID效应对STI技术下 MOS 器件的影响主 要表现在漏极与源极之间的关态泄漏电流增大, STI 区受到辐射作用后可能产生两条泄漏路径<sup>[15]</sup>: 一条是晶体管本身源极到漏极的电流泄漏,即路 径1所示;另一条是浅槽隔离区中陷阱电荷所引起 的器件之间漏极到 N 阱之间的电流泄漏路径2。



图 7 浅槽隔离技术中可能存在的两条漏电路径 Fig. 7 Two possible leakage paths in shallow trench isolation technology

#### 2.2 抗辐射技术

由上面分析可以看出, TID 效应会使器件性 能退化,特别是影响  $V_{th}$ 。同时也可以看出,  $V_{th}$ 的 变化与栅氧化层厚度  $t_{ax}$ 的平方成正比,通过查看 工艺手册发现,本次使用的 0.13  $\mu$ m 工艺的 1.2 V NMOS 管的  $t_{ax}$  = 2.81 nm, 而 3.3 V NMOS 管的  $t_{ax}$  = 7.15 nm。所以选择 1.2 V 器件能更好 地实现抗辐射的要求。由于接口电压设定为 3.3 V,本设计的核心电路部分采用 1.2 V 器件, 而输入/输出(Input/Output, I/O)单元等少部分 电路使用 3.3 V 器件,这样可以利用工艺的天然 优势降低 TID 效应的影响。另一方面,在版图设计 上通过在 MOS 器件周围增加一层重掺杂的 N +或 P+隔离环,可以阻断图 7 所示的路径 2 的泄漏电流 通路。带隔离环的 MOS 版图如图 8 所示。其中, NMOS 管用 P+隔离环,PMOS 管用 N+隔离环。



图 8 抗辐射版图加固技术 Fig. 8 Radiation-hardened layout techniques

### 3 测试结果

该芯片采用 TSMC 0.13 μm CMOS 工艺进行 设计和流片,芯片面积为 5.6 mm<sup>2</sup>。实验通过将 测试芯片放入高低温箱,在-55~125℃范围内取 多个温度点分别测量其性能。抗辐射实验则通过 在不同辐射总剂量下测试其性能指标,最大辐射 总剂量为 150 krad(Si)。

图 9 为室温条件下的测试结果,测试条件为 输入信号频率 10.4 MHz,输入信号幅度 1.4 V,时 钟信号频率 50 MHz。从测试结果可以看出,性噪 比 SNR 达到 66 dB,无杂散动态范围 SFDR 达到 74 dB,有效分辨率 ENOB 为 10.54 bit;静态性能 指标积分非线性误差 INL 小于 ±1 LSB,微分非线





图 9 室温条件下的测试结果

Fig.9 Measured results with room temperature condition 性误差 DNL小于±0.3 LSB。图 10 是 ADC 动态 性能指标(无杂散动态范围 SFDR、总谐波失真 THD、性噪比 SNR、信噪失真比 SNDR)随温度和 辐射总剂量变化测得的结果。结果表明:ADC 在



Fig. 10 Dynamic performance versus temperature and TID

-55~125℃温度范围内和辐射剂量达 150 krad(Si)时,依然能够保持稳定的输出。

#### 4 结论

采用 0.13 µm 标准 CMOS 工艺,设计了一款 采样率 50 MS/s、分辨率 12 位的流水线 ADC。测 试结果表明:在常规环境下取得较好的动态和静 态性能,ADC 的有效位数达到 10.5 bit,DNL 达到 ±0.3 LSB 以内, INL 性能也保持在 ±1 LSB 之 内。在 -55~125 ℃的宽温度范围内和在辐射总 剂量达 150 krad(Si)的情况下,ADC 的性能依然 变化较小,这也说明此 ADC 能够应对空间的复杂 环境,保持稳定可靠的工作性能,进而确保空间电 子系统的正常运行。

## 参考文献(References)

- Donno A, D'Amico S, de Matteis M, et al. A 10-b 50-MSPS low power pipeline ADC for ultra-high energy cosmic rays detection [J]. IEEE Transactions on Nuclear Science, 2014, 61(1): 568 – 573.
- [2] Paulino N, Vaz B, Goes J, et al. Design and testing of a radiation hardened 13-bit 80 MS/s pipeline ADC implemented in a 90nm standard CMOS process [C]//Proceedings of the Second International Workshop on Analog and Mixed-Signal Integrated Circuits for Space Applications, 2008.
- [3] Kuppambatti J, Ban J, Andeen T, et al. A radiation-hard dual channel 4-bit pipeline for a 12-bit 40 MS/s ADC prototype with extended dynamic range for the ATLAS liquid argon calorimeter readout electronics upgrade at the CERN LHC [J]. Journal of Instrumentation, 2013, 8 (9): 566-574.
- [4] Barnaby H J. Total-ionizing-dose effects in modern CMOS technologies [J]. IEEE Transactions on Nuclear Science, 2006, 53(6): 3103 - 3121.
- [5] 陈栋. 高速流水线 ADC 的 MDAC 电路设计[D]. 西安:西

安电子科技大学, 2012.

CHEN Dong. MDAC circuits design for pipeline ADC [D]. Xi'an; Xidian University, 2012. (in Chinese)

- [6] Lewis S H, Fetterman H S, Gross G F J, et al. A 10-b 20-Msample/s analog-to-digital converter [J]. IEEE Journal of Solid-State Circuits, 1992, 27(3): 351-358.
- Treichler J, Huang Q T, Burger T. A 10-bit ENOB 50-MS/s pipeline ADC in 130-nm CMOS at 1. 2 V supply [C]// Proceedings of the 32nd European Solid-State Circuits Conference, 2006: 552 555.
- [8] Iroaga E, Murmann B. A 12-bit 75-MS/s pipelined ADC using incomplete settling [J]. IEEE Journal of Solid-State Circuits, 2007, 42(4): 748-756.
- Lee B G, Min B M, Manganaro G, et al. A 14-b 100-MS/s pipelined ADC with a merged SHA and first MDAC[J].
   IEEE Journal of Solid-State Circuits, 2008, 43(12): 2613 2619.
- Wang X, Yang C Y, Zhao X X, et al. A 12-bit, 270 MS/s pipelined ADC with SHA-eliminating front end [C]// Proceedings of IEEE International Symposium on Circuits and Systems, 2012: 798 801.
- [11] Ke W, Fan C J, Pan W J, et al. A 14-bit 100 MS/s SHAless pipelined ADC with 89 dB SFDR and 74.5 dB SNR [J].
   IEICE Electronics Express, 2015, 12(5): 20150070.
- [12] Abo A M, Gray P R. A 1.5-V, 10-bit, 14.3-MS/s CMOS pipeline analog-to-digital converter [J]. IEEE Journal of Solid-State Circuits, 2002, 34(5): 599-606.
- [13] Karanicolas A N, Lee H S, Barcrania K L. A 15-b 1-Msample/s digitally self-calibrated pipeline ADC [J]. IEEE Journal of Solid-State Circuits, 1993, 28(12): 1207 – 1215.
- [14] 赖祖武. 抗辐射电子学:辐射效应及加固原理[M]. 北京:国防工业出版社, 1998.
  LAI Zuwu. Anti-radiation electronics: radiation effect and reinforcement principle [M]. Beijing: National Defense Industry Press, 1998. (in Chinese)
- [15] 高立娜. 纳米 MOS 器件 TID 与 HCI 效应关联分析[D]. 西安:西安电子科技大学, 2015.
  GAO Lina. Correlation analysis of TID and HCI effect on nanoscale MOS devices [D]. Xi' an: Xidian University, 2015. (in Chinese)