doi:10.11887/j.cn.201904018

http://journal. nudt. edu. cn

# 北斗卫星导航系统多进制 LDPC 编码性能评估<sup>\*</sup>

宿晨庚1,2,黄 勤3,刘旭楠4

(1. 国防科技大学 电子科学学院,湖南 长沙 410073;2. 北京跟踪与通信技术研究所,北京 100094;
3. 北京航空航天大学 电子信息工程学院,北京 100191;4. 国家海洋局海洋减灾中心,北京 100194)

摘 要:考虑到卫星导航系统传输距离远、落地信号功率低,导航接收机在复杂遮挡环境下可能受到干 扰不能正常解调电文,导航电文设计中一般采用纠错编码获取编码增益来提升恶劣环境下的解调性能。随 着技术水平的提高,各大系统在现代化升级过程中越来越多地采用性能更优的纠错编码,北斗全球系统现代 化信号导航电文将采用多进制 LDPC 编码。在研究多进制 LDPC 编译码原理基础上,首次对北斗采用的 64 进 制 LDPC 进行了软件仿真和硬件实现,对北斗卫星导航系统多进制 LDPC 编译码性能和实现复杂度进行了仿 真分析和试验平台测试,结果表明,多进制 LDPC 编码方案具有较高的编码增益,相对二进制 LDPC 有 0.4 ~ 0.8 dB 的优势,对于恶劣环境下的解调性能具有较大改善,该研究可为北斗现代化信号接收终端研发提供 参考。

关键词:北斗;卫星导航;多进制 LDPC 编码 中图分类号:TN96 文献标志码:A 文章编号:1001-2486(2019)04-121-08

# Performance evaluation of BDS M-ary LDPC encoding

SU Chengeng<sup>1,2</sup>, HUANG Qin<sup>3</sup>, LIU Xunan<sup>4</sup>

(1. College of Electronic Science, National University of Defense Technology, Changsha 410073, China;

2. Beijing Institute of Tracking and Telecommunication Technology, Beijing 100094, China;

3. School of Electronic and Information Engineering, Beihang University, Beijing 100191, China;

4. National Marine Hazard Mitigation Service, Beijing 100194, China)

Abstract: Due to the long transmission distance and low power, satellite navigation receivers may not be able to demodulate the message normally in the complex environment. Error correction encodings were commonly used in the navigation message design to improve demodulation performance. With the improvement of technology, more powerful error-correction codes have been adopted in the modernization of GNSS (global navigation satellite system). BDS (BeiDou navigation satellite system) new signals will adopt *M*-ary LDPC (low density parity check) encoding. Based on the principle of *M*-ary LDPC codes, the software simulation and hardware test results of *M*-ary LDPC codes on BDS were presented. Results show that the 64-ary LDPC codes have high coding gain, and they can outperform about  $0.4 \sim 0.8$  dB over their binary counterparts, which will greatly improve the demodulation performance under harsh environment. The results can provide reference for the development of BDS new receivers.

Keywords: BeiDou navigation satellite system; satellite navigation; M-ary LDPC codes

北斗卫星导航系统是我国自主建设的卫星导 航系统,能够全天时、全天候为全球用户提供定 位、导航、授时服务。由于卫星导航系统传输距离 遥远、通信环境复杂,卫星导航系统的落地信号功 率很低,容易受到干扰,在复杂遮挡环境下可能出 现失锁或不能正常定位的问题,因此在导航电文 设计中一般采用纠错编码获取编码增益来提升恶 劣环境下的解调性能。 目前世界上的全球卫星导航系统主要有美国 GPS,欧洲 Galileo 系统,俄罗斯 GLONASS 以及中 国的北斗系统。随着技术水平的提高,各大系统 在现代化升级过程中越来越多地采用性能更优的 纠错编码。其中,GPS 现代化导航电文使用了码 率为 1/2 的二进制 LDPC 码;Galileo 导航电文采 用码率为 1/2 的卷积码;北斗区域系统导航电文 采用了 BCH 码;新发布的"北斗三号"现代化新

 \* 收稿日期:2018-04-11
 基金项目:国家自然科学基金资助项目(6180022838)
 作者简介:宿晨庚(1988—),男,河北辛集人,博士研究生,E-mail;hancecilia@126.com; 黄勤(通信作者),男,教授,博士,博士生导师,E-mail;qinhuang@buaa.edu.cn 信号 B1C 和 B2a 信号导航电文采用了 64 进制 LDPC 编码。

LDPC 码是一类译码性能接近信道极限的线 性分组码。1962 年, Gallager 在他的博士论文中 首次提出了 LDPC 码<sup>[1]</sup>。1981 年, Tanner 引入了 LDPC 码的一种全新解释,即 Tanner 图表示法<sup>[2]</sup>。 到了 20 世纪 90 年代, MacKay 等研究人员开始研 究图编码和迭代译码, 使得 LDPC 码得到了重新 发展和进一步的推广<sup>[3-4]</sup>。基于置信度传播迭代 译码的<sup>[5-6]</sup>长 LDPC 码已经被证明能够获得距离 香农(Shannon)极限零点几分贝的误码性能。二 进制 LDPC 码已在深空通信、光纤通信、卫星数字 视频、数字水印、磁/光/全息存储、移动和固定无 线通信、电缆调制/解调器和数字用户线(Digital Subscribe Line, DSL)等领域中得到广泛应用<sup>[7]</sup>。

多进制 LDPC 码是继二进制 LDPC 码后最受 关注的一类纠错码。较之二进制 LDPC 码,其纠 错能力更强(尤其对于中、短码长)、错误平台更 低、译码收敛更加迅速,且天然地适合高阶调制解 调<sup>[8-14]</sup>。它们不仅是信道编码领域近年来最大 的研究热点,更引起了工业界的广泛重视<sup>[15-17]</sup>。 2008 年欧洲电信研究所(Eurescom)联合三星公 司立项研究了多进制 LDPC 码在无线通信中的应 用。2012 年前后,世界存储芯片两大巨头 LSI 和 Marvell 都推出了使用多进制 LDPC 码的硬盘芯 片。2013 年,美国宇航局(National Aeronautics and Space Administration, NASA)计划在某些任务 中使用多进制 LDPC 码。2014 年,我国 863 计划 5G 项目组也立项重点研究多进制 LDPC 码—— "5G 新型编码调制技术研究开发"。

北斗系统首次在卫星导航系统中采用多进制 LDPC 编码<sup>[18-19]</sup>,本文将对北斗 B1C 和 B2a 信号 采用的多进制 LDPC 编码方案进行研究,对编译 码性能、资源消耗进行分析,并在硬件平台上进行 试验验证。

#### 1 多进制 LDPC 编码原理

与二进制 LDPC 码相比,多进制 LDPC 码具 有对错误更加敏感,译码信噪比门限更低,译码收 敛更加迅速等特点。这些优点使得多进制 LDPC 码能够为导航星地链路通信提供更高的信噪比增 益,以缓解链路预算的紧张。

#### 1.1 编码原理

LDPC 码是线性分组码的一种,标准的编码 方式就是信息序列 m 与生成矩阵 G 相乘。一般 多进制 LDPC 码编码方法就是利用高斯消去法, 将译码矩阵化成一个下三角矩阵,然后通过行变 换将译码矩阵化成右边为单位阵的形式 H = [G|I],这样就能得到系统型的编码矩阵  $G = [I|P^{T}]$ 。

#### 1.2 译码原理

LDPC 码的纠错能力很大程度上取决于它的 译码算法。LDPC 码的译码算法有很多种,主要 可分为硬判决算法和软判决算法。硬判决算法实 现复杂度比软判决算法要低,但是其译码性能 (纠错能力)不及软判决译码算法。

和积算法<sup>[5-6]</sup>(Sum-Product Algorithm, SPA) 是 LDPC 码软判决译码算法中最具有代表性的一 种迭代译码算法。它的基本译码原理为从信道获 得每一个码字符号的置信软信息,然后通过迭代 处理接收符号,基于奇偶校验和(由接收符号的 硬判决和 LDPC 码的稀疏奇偶校验矩阵 H 计算 得到)提高每个译码符号的可信度。

Tanner 图是 LDPC 码校验矩阵的一种二分图 表示方法,如图 1 所示。LDPC 码的迭代译码算 法就是基于 Tanner 图的迭代译码算法。



图 1 LDPC 码的 Tanner 图 Fig. 1 Tanner graphs of LDPC codes

Tanner 图中的节点被分成了两类,变量节点 (Variable Node, VN)和校验节点(Check Node, CN)。其中每一个变量节点 VN 都代表码字中的 一个符号,对应于译码矩阵中的一列;每一个校验 节点代表一个校验方程,对应于译码矩阵中的一 行;连接变量节点与校验节点之间的线称之为边, 对应于译码矩阵中不为0的元素。

从 Tanner 图上来看, LDPC 码可以当作是一 组单奇偶校验(Single Parity Check, SPC)码与一 组重复(REPetition, REP)码的交错连接, 如图 2 所示。

图 2 中的 SPC 码和 REP 码是 LDPC 码译码 的两个基本模型。译码就是置信信息通过边在变 量节点与校验节点之间迭代的过程。首先,信道



图 2 LDPC 码的译码模型 Fig. 2 Decoding model of LDPC codes

接收到的信息传递给变量节点,每个变量节点向 与之相连的每个校验节点发送更新信息,这就是 SPC 译码模型的工作。每个校验节点通过计算向 与之相连的变量节点发送更新信息,这是 REP 译 码模型的工作。整个译码过程从 VN 开始,不断 地重复,直到所有校验方程都满足,或者达到最大 迭代次数停止。

和积译码算法(Sum Product Algorithm, SPA) 以及 Min-Sum 译码算法都符合上述原理。只不 过 Min-Sum 译码算法是 SPA 算法的近似计算,通 过稍微牺牲译码性能而将译码的计算复杂度降低 为线性复杂度。

多进制 LDPC 码的实际应用是兼容二进制信息的,相当于它的每一个变量节点又连接着多个小节点,如图 3 所示。



Fig. 3 Variable node of *M*-ary LDPC codes

在多进制 LDPC 码的 Tanner 中校验节点,变 量节点以及边上传递的信息都是定义在 *GF*(*q*) 上。为了兼容二进制,变量节点会连接许多小节 点,这些小节点每一个代表着比特信息。正是由 于多进制 LDPC 码的结构特点,使得多进制 LDPC 码相比于二进制 LDPC 码有更强的错误敏感性, 如图 4 所示。

图 4 中,校验节点相连的变量节点都有两个 发生了错误。对于二进制 LDPC 码来说,校验节 点的校验运算是基于 *GF*(2)的加法,当有两个比 特发生错误时检验结果为0;多进制 LDPC 码的校 验运算是基于 *GF*(*q*)的加法,当两个变量节点上



图 4 多进制 LDPC 码的错误敏感性

Fig. 4 Typical error pattern of M-ary LDPC codes

的两个比特发生错误时,变量节点的值分别变为 "2"和"1",所以校验的结果为"3"。由此可见, 多进制 LDPC 码对比特错误有更强的敏感性,更 容易发现错误并进行纠错。

多进制 LDPC 码的译码原理与二进制相类 (机,常用的也是基于 Tanner 图的置信度信息传播 算法,如 SPA 算法。与二进制不同的是,在多进 制 SPA 译码算法中,迭代不再是比特的置信度信 息而是多进制符号的置信度信息。以定义在 *GF*(2<sup>8</sup>)上的多进制 LDPC 码为例来说明,在译码 的初始化过程中,每一个定义在*GF*(2<sup>8</sup>)上多进制 符号的置信度都是由信道中 8 个比特的置信度获 得。这样使得每个多进制符号都有 256 种状态, 从而参与迭代的数据量相比于二进制码大大 提高。

扩展最小和(Extended Min Sum, EMS)算法 是二进制 Min-Sum 算法的多进制推广算法。它 的基本思想是通过置信度排序,舍弃置信度较低 的符号软信息,从而达到降低传递数据的目的。

## 2 北斗系统多进制 LDPC 编码方案

根据北斗系统空间信号接口控制文件 B1C 和 B2a(1.0 版),北斗系统新信号将采用 64 进制 LDPC 编码方案。

#### 2.1 B1C 信号编码方案

B1C信号电文格式命名为 B-CNAV1,电文数 据调制在 B1C 数据分量上。每帧电文长度为 1800符号位,符号速率为 100 帧/s,播发周期为 18 s。基本的帧结构定义如图 5 所示。

其中,子帧 2 采用 64 进制 LDPC(200,100) 编码,其每个码字符号由 6 bits 构成,定义于本原 多项式为 $p(x) = 1 + x + x^6$  的有限域  $GF(2^6)$ 。信 息长度 k = 100 码字符号,即 600 bits。其校验矩 阵是一个 100 × 200 稀疏矩阵  $H_{100,200}$ ,前 100 × 100 部分对应信息符号,后 100 × 100 部分对应校



图 5 B-CNAV1 帧结构

Fig. 5 B-CNAV1 frame structure

验符号。

子帧3采用64进制LDPC(88,44)编码,其 每个码字符号同样由6bits构成,定义于本原多 项式为 $p(x) = 1 + x + x^6$ 的有限域 $GF(2^6)$ 。信息 长度k = 44码字符号,即264bits。其校验矩阵是 一个44×88的稀疏矩阵 $H_{44,88}$ ,前44×44部分对 应信息符号,后44×44部分对应校验符号。

#### 2.2 B2a 信号编码方案

B2a 信号导航电文格式命名为 B-CNAV2,电 文数据调制在 B2a 数据分量上。每帧电文长度 为 600 符号位,符号速率为 200 帧/s,播发周期为 3 s。基本的帧结构定义如图 6 所示。

B - CNAV2 导航电文采用 64 进制 LDPC(96, 48)编码,其每个码字符号同样由 6 bits 构成,定 义于本原多项式为  $p(x) = 1 + x + x^6$  的有限域  $GF(2^6)$ 。信息长度 k = 48 码字符号,即 288 bits。 其校验矩阵是一个 48 × 96 稀疏矩阵  $H_{48,96}$ ,前 48 × 48 部分对应信息符号,后 48 × 48 部分对应 校验符号。





### 3 北斗系统多进制 LDPC 编码性能分析

本节主要就北斗采用的多进制 LDPC 编码方 案和 GPS 采用的二进制 LDPC 编码方案的编译码 性能、资源消耗进行对比分析。定义北斗多进制 LDPC 编码方案 64 进制 LDPC(96,48)、64 进制 LDPC(200,100)、64 进制 LDPC(88,44)分别为多 进制 LDPC 码 A、B、C,设计相应长度的二进制 LDPC 编码方案作为参考,分别为二进制(576, 288)、二进制(1200, 600)和二进制(528, 264)。

## 3.1 性能仿真分析

在加性高斯白噪声(Additive White Gaussian Noise, AWGN)信道下采用二进制相移键控(Binary Phase Shift Keying, BPSK)调制,利用非全零随机码字分别对二进制和多进制 LDPC 码进行了仿真。

3.1.1 多进制 LDPC 码 A

多进制 LDPC 码 A 与二进制(576,288) 码有 相同的码长和编码效率,其纠错性能对比分析如 图 7 所示。







#### (b) 多进制 LDPC 码 A 与二进制(576, 288) 码 和 Turbo 码性能对比

(b) Performance comparison between 64-ary LDPC code A, binary (576, 288) code and Turbo code

#### 图 7 多进制 LDPC 码 A 与二进制(576, 288)码 在 AWGN 信道下性能对比

Fig. 7 Performance comparison between 64-ary LDPC code A and binary (576, 288) code in AWGN channel

 $10^{0}$ 

1)在误码率为10<sup>-5</sup>时,多进制LDPC码A优 于二进制(576,288)码约0.5 dB,优于Turbo码 约0.3 dB;

2)在误码率为10<sup>-6</sup>时,多进制LDPC 码 A 优
 于二进制(576,288)码约0.7 dB,优于Turbo 码
 约0.4 dB。

3.1.2 多进制 LDPC 码 B

多进制 LDPC 码 B 与二进制(1200,600)码 有相同的码长和编码效率,其纠错性能对比分析 如图 8 所示。

1) 在误码率为 10<sup>-5</sup>时, 多进制 LDPC 码 B 优 于二进制(1200, 600) 码约 0.4 dB;

2) 在误码率为 10<sup>-6</sup>时, 多进制 LDPC 码 B 优 于二进制(1200, 600) 码约 0.6 dB。

O B(1200,600)BLER



图 8 多进制 LDPC 码 B 与二进制(1200,600)码 在 AWGN 信道下性能对比

Fig. 8 Performance comparison between 64-ary LDPC code B and binary (1200, 600) code in AWGN channel

### 3.1.3 多进制 LDPC 码 C

多进制 LDPC 码 C 与二进制(528, 264) 码有 相同的码长和编码效率,其纠错性能对比分析如 图 9 所示。

1) 在误码率为 10<sup>-5</sup> 时, 多进制 LDPC 码 C 优 于二进制(528, 264) 码约 0.6 dB;

2) 在误码率为 10<sup>-6</sup>时, 多进制 LDPC 码 C 优 于二进制(528, 264) 码约 0.8 dB。

#### 3.2 资源消耗分析

#### 3.2.1 编码器

由于星上资源比较紧缺,而导航应用对编码器的吞吐量要求并不高,因此选择资源占用较低的串行结构二进制 LDPC 码译码器实现方案进行分析比较。在 FPGA 下设计并实现的一个(1200,600)、(576,288)、(528,264) 三合一的二进制LDPC 码编码器占用资源情况如表 1 所示,逻辑



图 9 多进制 LDPC 码 C 与二进制(528, 264)码 在 AWGN 信道下性能对比

Fig. 9 Performance comparison between 64-ary LDPC code C and binary (528, 264) code in AWGN channel

资源的消耗小于1%,Block RAM 资源约占7%。

Tab. 1 Hardware resource requirements list of encode for (1200,600) (576,288) (528,264) binary LDPC encoder

资源类型	使用量	总量	使用百分比/%
Slices	162	27 648	< 1
Flip Flops	133	55 296	< 1
LUTs	340	55 296	< 1
BRAMs	7	96	7

多进制 LDPC 码和二进制 LDPC 码的编码计 算量基本一致,区别在于多进制 LDPC 码编码器 中进行的是多元域加法与乘法运算,单个计算单 元较二进制 LDPC 码复杂一些。但是与此同时由 于多进制 LDPC 码将多个比特的信息视作一个符 号,矩阵大小比同等长度的二进制 LDPC 码小且 运算次数比同等长度的二进制 LDPC 码少,在逻 辑资源占用增加的同时存储资源占用减少,吞吐 量上升。

采用串行结构的多进制 LDPC 码编码器基本 上可以忽视计算单元带来的影响,编码器整体硬 件资源消耗小于现有的二进制 LDPC 码的编码器 硬件资源消耗,能够在现有的硬件系统实现。在 相同 FPGA 下设计并实现的一个 64-ary (1200, 600)、(576,288)、(528,264)三合一多进制 LDPC 码的编码器,可以通过一个信号随时切换编码器。 多进制 LDPC 码编码器的硬件资源在指定的 FPGA 下,逻辑资源的消耗小于 1%, Block RAM 资源约占 5%,其资源使用情况如表 2 所示。

表 2	64-ary (1200,600)、(576,288)、(528,264)三合-
	多进制 LDPC 码编码器硬件资源使用列表

Tab. 2Hardware resource requirements list of encoder for64-ary(1200,600) (576,288) (528,264)LDPC encoder

资源类型	使用量	总量	使用百分比/%
Slices	200	27 648	< 1
Flip Flops	150	55 296	< 1
LUTs	400	55 296	< 1
BRAMs	5	96	5

#### 3.2.2 译码器

二进制 LDPC 码译码方案选择了目前最常用 的 Min-Sum 译码算法,在 SNR 为 3.5 dB 时误码 率达到 10<sup>-6</sup>。该算法是一种逐符号的、软输入输 出的译码算法,它迭代处理接收符号,基于奇偶校 验和(由接收符号的硬判决和 LDPC 码的稀疏奇 偶校验矩阵 H 计算得到)提高每个译码符号的可 信度。每个译码符号可信度的量度可以采用边沿 后验概率对数似然比(Log-Likelihood Ratio,LLR) 或者对应的接收符号值。每次译码迭代结束时得 到的码符号的可信度度量计算结果将被用作下一 次迭代的输入。译码迭代过程持续进行,直到满 足停止条件。最后,由码符号的可信度度量的计 算结果做出硬判决。

在 Xilinx Virtex5 的典型型号 FPGA 下设计并 实现的一个(1200,600)、(576,288)、(528,264) 三合一二进制 LDPC 码的译码器,逻辑资源占用 19.3% 左右, Block RAM 资源约占 15%,其资源 使用情况如表 3 所示。

## 表 3 (1200,600)、(576,288)、(528,264)三合一 二进制 LDPC 码译码器硬件资源使用列表

Tab. 3 Hardware resource requirements list of decoder for (1200,600) (576,288) (528,264) binary LDPC decoder

资源类型	使用量	总量	使用百分比/%
Slices	1128	5838	19.3
Flip Flops	960	21 760	4.4
LUTs	2810	21 760	12.9
BRAMs	12	84	14.3

多进制 LDPC 码原始的多进制和积译码算法 (Q-ary Sum Product Algorithm, QSPA)性能最好, 但是复杂度高,难以实现,目前比较热门的是扩展 最小和算法,在 SNR 为 2.7 dB 时误码率达到 10<sup>-6</sup>。北斗系统空间信号接口控制文件中给出 EMS 算法<sup>[20]</sup>和固定路径译码(Fixed Path Algorithm, FPA)<sup>[21]</sup>两种参考译码方案。固定路 径译码算法可以达到硬件资源消耗略高于二进制 LDPC 码译码器的情况下,在误码率为10<sup>-6</sup>时比 二进制 LDPC 码有0.5 dB 的性能增益,这意味着 地面接收机系统可以在没有性能损失的情况下以 更低的功率运行。固定路径译码算法主要改进了 多进制 LDPC 码译码过程中校验节点的计算,通 过研究校验节点输入信息向量的分布规律,选取 固定的计算路径,可以不经过排序比较也能确保 可信度高的符号包含在输出信息向量中,并使输 出信息向量大致有序,对迭代计算中变量节点的 运算及判决几乎不造成影响。

在 Xilinx Virtex5 典型型号 FPGA 下设计并实现的一个 64-ary (1200,600)、(576,288)、(528,264) 三合一多进制 LDPC 码译码器,逻辑资源占用 20% 左右, Block RAM 资源约占 10%,其资源使用情况如表 4 所示。

表4 64-ary (1200,600)、(576,288)、(528,264)

三合一多进制 LDPC 码译码器硬件资源使用列表

Tab. 4 Hardware resource requirements list of decoder for (1200,600) (576,288) (528,264) 64-ary LDPC decoder

资源类型	使用量	总量	使用百分比/%
Slices	1375	5838	23
Flip Flops	3479	21 760	15
LUTs	3734	21 760	17
BRAMs	9	84	10

二进制 Min-Sum 算法以及多进制 QSPA 算法、EMS 算法和固定路径算法的性能对比和平均 迭代次数如图 10 和图 11 所示。多进制译码算法 平均迭代次数低于二进制译码算法。







#### 3.3 试验平台测试

为进一步分析比较多进制 LDPC 码与二进制 LDPC 码的编译码器的可靠性与纠错能力,按照 接口控制文件给出的方案,搭建了以下试验平台, 从发射到接收实际测试了编译码的性能。试验平 台框图如图 12 所示。



图 12 试验平台框图

Fig. 12 Block diagram of test platform

本文得到实测环境下的二进制 LDPC 和多进制 LDPC 的译码性能曲线如图 13 所示,与仿真结果一致。

#### 4 结论

本文在研究北斗系统空间信号接口控制文件的基础上,对北斗全球系统采用的多进制 LDPC 编码方案进行了研究和硬件实现,与相同长度的 二进制编码方案的编译码性能和资源消耗情况进 行了仿真分析和试验平台测试,得到主要结论 如下:

1)多进制 LDPC 性能优于二进制 LDPC,有 0.4~0.8 dB 的额外编码增益,纠错能力更强、错



图 13 试验平台性能测试曲线

Fig. 13 Performance test curve based on test platform

误平台更低、平均迭代次数较少;

2)多进制 LDPC 编码复杂度与二进制 LDPC 相当,整体资源消耗小于二进制;

3) 多进制 LDPC 译码复杂度略高于二进制 LDPC;

4)存在多种译码算法可实现不同应用场景 下硬件资源和译码性能的折中。在高信噪比应用 场景下,可以不对导航电文进行译码;在中等信噪 比应用场景下,可以采取与二进制 LDPC 资源消 耗相当的译码算法实现相当的译码性能;在低信 噪比应用场景下,可以采取资源消耗略高的译码 算法实现更高的译码性能。

## 参考文献(References)

- [1] Gallager R. Low-density parity-check code [J]. IRE Transactions on Information Theory, 1962, 8(1): 21-28.
- [2] Tanner R. A recursive approach to low complexity codes[J].
   IEEE Transactions on Information Theory, 1981, 27 (5): 533 - 547.
- [3] MacKay D J C, Neal R M. Near shannon limit performance of low density parity-check codes[J]. IEEE Electronics letters, 1997, 33(6): 457 - 458.
- [4] MacKay D J C. Good error-correcting codes based on very sparse matrices [ J ]. IEEE Transactions on Information Theory, 1999, 45(2): 399-432.
- [5] Richardson T J, Shokrollahi M A, Urbamke R L. Design of capacity-approaching irregular low-density parity-check codes[J]. IEEE Transactions on Information Theory, 2001, 47(2): 619-637.
- [6] Kschischang F R, Frey B. J, Loeliger H A. Factor graphs and the sum-product algorithm [J]. IEEE Transactions on Information Theory, 2001, 47(2): 498 – 519.
- [7] IEEE 802.11 Working Group. Wireless LAN medium access control(MAC) and physical layer (PHY) specifications; ISO 8802 - 11 - 1999[S]. IEEE, 1999.
- [8] Davey M C, MacKay D J C. Low density parity check codes over GF (q) [J]. IEEE Communications Letters, 1998, 2(6): 165 - 167.

- [9] Poulliat C, Fossorier M, Declercq D. Design of regular (2, d<sub>e</sub>)-LDPC codes over GF(q) using their binary images[J].
   IEEE Transactions on Communications, 2008, 56 (10): 1626 - 1635.
- [10] Liva G, Paolini E, Matuz B, et al. Short turbo codes over high order fields[J]. IEEE Transactions on Communications, 2013, 61(6): 2201 – 2211.
- Zhou B, Kang J, Song S, et al. Construction of non-binary quasi-cyclic LDPC codes by arrays and array dispersions[J].
   IEEE Transactions on Communications, 2009, 57 (6): 1652 1662.
- [12] MacKay D J C, Davey M C. Evaluation of gallager codes for short block length and high rate applications [C]// Proceedings of Codes, Systems, and Graphical Models, New York, 2001: 113 – 130.
- [13] Zhou B, Kang J, Tai Y Y, et al. High performance non-binary quasi-cyclic LDPC codes on Euclidean geometries [ C ]// Proceedings of IEEE Military Communications Conference, Orlando, 2007: 1-8.
- Li J, Liu K, Lin S, et al. A matrix-theoretic approach to the construction of non-binary quasi-cyclic LDPC codes [J].
   IEEE Transactions on Communications, 2015, 63 (4): 1057 1068.
- [15] Pfletschinger S, Mourad A, Lopez E, et al. Performance evaluation of non-binary LDPC codes on wireless channels[C]// Proceedings of ICT Mobile Summit, Santander, 2009: 1-8.

- [16] Costantini L, Matuz B, Liva G, et al. Non-binary protograph low-density parity-check codes for space communications [J]. International Journal of Satellite Communications and Networking, 2012, 30(2): 43-51.
- [17] Gabrys R, Yaakobi E, Dolecek L. Graded bit-error-correcting codes with applications to flash memory [J]. IEEE Transactions on Information theory, 2013, 59 (4): 2315 - 2327.
- [18] China Satellite Navigation Office. BeiDou navigation satellite system signal in space interface control document B1C (Version 1.0) [R/OL]. (2017 12 27) [2018 03 21]. http://www.beidou.gov.cn/xt/gfxz/201712/P020171226741342013031.pdf.
- [19] China Satellite Navigation Office. BeiDou navigation satellite system signal in space interface control document B2a (Version 1. 0) [R/OL]. (2017 12 27) [2018 03 21]. http://www.beidou.gov.cn/xt/gfxz/201712/P020171226742357364174.pdf.
- [20] Voicila A, Declercq D, Verdier F, et al. Low-complexity decoding for non-binary LDPC codes in high order fields[J]. IEEE Transactions on Communications, 2010, 58 (5): 1365 - 1375.
- [21] Huang Q, Song L, Wang Z. Set message-passing decoding algorithm for regular non-binary LDPC codes [J]. IEEE Transactions on Communications, 2017, 65 (12): 5110-5122.