

## 4电平S类数字功放的电平合成策略<sup>\*</sup>

周 强, 朱 蕾, 陈剑斌

(国防科技大学 第六十三研究所, 江苏南京 210007)

**摘要:**通过增加量化电平,Delta-Sigma调制器输出序列能够获得更好的调制性能。但在S类数字功放中,受限于开关功放的实现结构,多电平Delta-Sigma调制器输出脉冲序列无法直接驱动开关功放,需采用由多个开关功放单元构成的多电平开关功放。针对2比特Delta-Sigma调制器输出序列,分析了电平合成策略对4电平S类数字功放性能的影响,提出了两种优化的电平合成策略。理论分析和仿真结果表明,采用合适的电平合成策略,4电平S类数字功放可以获得更优的输出性能,尤其在输出功率回退状态下,电平合成策略对功放性能的影响更为显著。

**关键词:**数字射频功放; S类; Delta-Sigma调制器; 开关功放; 电平合成

中图分类号:TN838 文献标志码:A 文章编号:1001-2486(2020)02-156-06

## Level synthesis strategy for 4-level class-S digital power amplifier

ZHOU Qiang, ZHU Lei, CHEN Jianbin

(The Sixty-third Research Institute, National University of Defense Technology, Nanjing 210007, China)

**Abstract:** The DSM (Delta-Sigma modulator) can get a better performance by increasing the quantizer's levels. But the multi-bit DSM output cannot drive the SMPA (switch-mode power amplifiers) directly due to the multi-levels of DSM output in the class-S DPA (digital power amplifier). So the multi-level SMPA with multiple SMPA cells is needed. Several level synthesis strategies for 4-level class-S DPA based on 2 bit DSM were proposed and analyzed. The theory and simulation results show that, with an appropriate level synthesis scheme, the 4-level class-S DPA obtains a much better performance. Especially, the effect of level synthesis strategy is more remarkable in power back-off condition.

**Keywords:** digital power amplifier; class-S; Delta-Sigma modulator; switched-mode power amplifier; level synthesis

无线通信技术及业务需求的迅速发展,对射频功放的效率和线性等指标都提出了更高要求。基于增量求和调制<sup>[1]</sup> (Delta-Sigma Modulation, DSM) 和开关模式功放<sup>[2-3]</sup> (Switch-Mode Power Amplifier, SMPA) 的 S 类数字功放<sup>[4-7]</sup> (Digital Power Amplifier, DPA),因其结构简单,兼具高效率、高线性、可重构特性,适合在全数字发信机中应用<sup>[8-9]</sup>。但 DSM 编码效率较低<sup>[10]</sup> 和对调制器处理速率要求高等问题,限制了 S 类 DPA 在射频、微波频段的应用。

针对上述问题,文献[11]采用3比特DSM,通过增加量化电平,减小了量化误差,提高了输出信噪比。由于N比特DSM包含 $2^N$ 个量化电平,其输出脉冲序列无法直接驱动现有D类或E类等SMPA,如图1所示,需采用N个SMPA单元,并通过功率合成实现 $2^N$ 电平输出。通过面积等效等策略,文献[12]将多电平DSM输出序列转




图1 多电平S类数字功放

Fig. 1 Multilevel class-S digital power amplifier

换为2电平,降低了后级SMPA的实现难度,但显著增加了功率管的开关频率及其开关损耗,降低了SMPA效率。基于H桥D类SMPA以及功率管的开关特性,文献[13]采用多个H桥单元输出电平合成(Level Synthesis, LS)实现了多电平直接输出,省去了功率合成单元,并在超短波频段实现了一种基于2比特DSM的4电平S类DPA,输出功率10 W,效率大于60%,三阶互调达57 dBc。

\* 收稿日期:2018-11-26

基金项目:国家自然科学基金资助项目(61631021)

作者简介:周强(1980—),男,重庆人,高级工程师,博士,E-mail:zhouqiang63@nudt.edu.cn

然而,仍未见文献分析 LS 实现策略对功放性能的影响。因此,在文献[13]的基础上,针对 2 比特 DSM 输出序列,本文研究了 4 电平 S 类 DPA 的 LS 策略,分析了不同 LS 策略对功放性能的影响。

## 1 4 电平合成策略

2 比特 DSM 输出序列具有 11、10、01、00 共 4 种状态,因此后级 SMPA 需对应输出  $U$ 、 $U/3$ 、 $-U/3$  和  $-U$  共 4 种电平( $U$  为归一化电平)。受 SMPA 电路限制,即使输出电平能力较强的 H 桥 D 类 SMPA<sup>[4]</sup>(如图 2 所示, $V_{DD}$  为电源电压, $U_{out}$  为输出电平),忽略功率管导通压降,最多也只能输出  $V_{DD}$ 、0、 $-V_{DD}$  共 3 种电平。即, $Q_1/Q_4$  导通、 $Q_2/Q_3$  截止时, $U_{out} = V_{DD}$ ;  $Q_2/Q_3$  导通、 $Q_1/Q_4$  截止时, $U_{out} = -V_{DD}$ ;  $Q_1/Q_3$  导通、 $Q_2/Q_4$  截止或  $Q_2/Q_4$  导通、 $Q_1/Q_3$  截止时, $U_{out} = 0$ 。因此,4 电平 SMPA 需对 2 个 H 桥 D 类 SMPA 输出电平进行合成。




图 2 H 桥 D 类 SMPA

Fig. 2 H-bridge class-D SMPA

以 H 桥 D 类 SMPA 为基本单元,根据 SMPA 单元的电源电压、输出电平及其合成方式的不同,所需 4 电平合成可有多种实现方式。在文献[11~12]采用的常规 LS 策略(LS1)基础上,本文提出了如图 3(b)、(c)所示的 LS2 和 LS3。其

中,根据 2 个 SMPA 单元的电平合成方式,3 种 LS 策略可分为“代数相加”(LS1、LS2)和“选择输出”(LS3)两类。

所谓“代数相加”,即通过 2 个 SMPA 单元输出电平的代数相加实现 4 电平合成,可通过 2 个 H 桥单元串联输出实现。根据所需输出电平,可分别确定高压单元(SMPA<sub>H</sub>)的  $V_{DD}$  为  $2U/3$ ,低压单元(SMPA<sub>L</sub>)的  $V_{DD}$  为  $U/3$ 。根据 SMPA<sub>H</sub> 输出电平的不同,“代数相加”策略又可分为 LS1 和 LS2。其中,LS1 如图 3(a)所示,2 个 H 桥单元分别实现  $\pm 2U/3$  和  $\pm U/3$  输出,输出电平代数相加即可实现 4 电平( $U = 2U/3 + U/3$ 、 $U/3 = 2U/3 - U/3$ 、 $-U/3 = -2U/3 + U/3$ 、 $-U = -2U/3 - U/3$ )合成输出。LS2 如图 3(b)所示,其 SMPA<sub>H</sub> 除输出  $\pm 2U/3$  电平外,还需实现 0 电平输出,与 SMPA<sub>L</sub> 输出的  $\pm U/3$  电平代数相加即可实现 4 电平( $U = 2U/3 + U/3$ 、 $U/3 = 0 + U/3$ 、 $-U/3 = 0 - U/3$ 、 $-U = -2U/3 - U/3$ )合成输出。

所谓“选择输出”,即 LS3,如图 3(c)所示,根据所需输出电平,选择具有该电平输出能力的单元直接输出对应电平,同时使另一个单元无电平输出(即输出开路),可通过 2 个 SMPA 单元并联输出实现。其中,SMPA<sub>H</sub> 的  $V_{DD}$  为  $U$ ,SMPA<sub>L</sub> 的  $V_{DD}$  为  $U/3$ ,2 个 SMPA 单元分别输出  $\pm U$  和  $\pm U/3$  电平。

根据所需合成的电平,图 4 给出了 3 种 LS 策略对应各 SMPA 单元输出电平及合成示意。从图中可以看出,LS1 的 2 个 SMPA 单元任何时刻均有电平输出;LS3 任何时刻仅一个单元有电平输出;而 LS2 介于两者之间,其中,SMPA<sub>L</sub> 在任何时刻均有电平输出,SMPA<sub>H</sub> 仅在输出  $\pm U$  电平时才有输出。




图 3 LS1、LS2、LS3 示意

Fig. 3 Schematic diagram of LS1, LS2, and LS3




图 4 LS1、LS2、LS3 对应的电平合成示意

Fig. 4 Schematic diagram of level synthesis for LS1, LS2, and LS3

## 2 LS 策略对 S 类 DPA 性能的影响

### 2.1 LS 策略对 $P_{out}$ 和 $P_{con}$ 的影响

对于电压型 SMPA,  $P_{out}$  取决于  $V_{DD}$ 、功放内阻  $R_s$  和负载电阻  $R_L$ ,  $P_{out}$  可表示为:

$$P_{out} = \eta_{ce} \cdot \sum_{i=1}^n k_i \cdot (U_i - U_s)^2 / R_L \quad (1)$$

式中:  $\eta_{ce}$  为编码效率;  $n$  为输出电平数;  $U_i$  为理想条件下(忽略  $R_s$ )的第  $i$  种输出电平;  $k_i$  为该输出电平所占比例;  $U_s = R_s \cdot I_L$  为  $R_s$  带来的导通压降,  $I_L$  为功放输出的负载电流。由式(1)可知,  $R_s$  带来的  $U_s$  将降低功放实际的输出电压幅度, 进而影响  $P_{out}$ 。 $P_{con}$  取决于  $R_s$  和  $I_L$ , 可表示为:

$$P_{con} = I_L^2 R_s = P_{out} (R_s / R_L) \quad (2)$$



由式(2)可知,  $P_{con}$  正比于  $P_{out}$  和  $R_s$ 。因此, 为降低  $P_{con}$  和提高  $P_{out}$ , 均需减小  $R_s$ 。

假设所有功率管的  $R_{on}$  相等, 则  $R_s = kR_{on}$ ,  $k$  为同时导通的功率管数量。由于 LS1 和 LS2 在任何时刻均有 4 个功率管导通, 而 LS3 仅 2 个功率管导通, 因此 LS1 和 LS2 具有相同  $P_{out}$  和  $P_{con}$ , LS3 则具有最小的  $P_{con}$  和最大的  $P_{out}$ , 而且  $P_{con}$  仅为 LS1 和 LS2 的一半左右。

图 5 和图 6 分别给出了 3 种 LS 策略的  $P_{out}$  和  $P_{con}$  仿真对比。其中输入信号为载波频率  $f_c = 35$  MHz 的单音信号, 2 比特输出序列由 4 阶带通 DSM<sup>[13]</sup>产生, 采样频率  $f_s = 600$  MHz, 功率管采用原 Triquint 公司 2.5 mm 栅宽 GaN HEMT 管芯,  $C_{iss}$  和  $C_{oss}$  分别约为 4.5 pF 和 1.5 pF,  $R_{on}$  约 1.8 Ω,  $U$  取 54 V,  $R_L$  取 50 Ω, 采用理想输出滤波器。仿真结果验证了前文的分析, 相比 LS1 和 LS2, LS3 的  $P_{out}$  增加了 10% 以上, 而  $P_{con}$  减小约 47%。

### 2.2 LS 策略对 $P_{drv}$ 和 $P_{sw}$ 的影响

$P_{drv}$  (此处仅指驱动功率管开关切换带来的瞬态驱动功耗) 和  $P_{sw}$  取决于 SMPA 中所有功率管

图 5 LS1 ~ LS3 的  $P_{out}$  仿真对比Fig. 5 Simulation contrast between LS1 ~ LS3 for  $P_{out}$ 图 6 LS1 ~ LS3 的  $P_{con}$  仿真对比Fig. 6 Simulation contrast between LS1 ~ LS3 for  $P_{con}$ 

在单位时间内的总开关切换次数(即平均开关频率  $f_{av}$ )以及  $C_{iss}$ 、 $C_{oss}$  充放电前后功率管的栅源、漏源电压之差  $\Delta V_{gs}$  和  $\Delta V_{ds}$ 。假设所有功率管具有相同寄生参数, 则  $P_{drv}$  和  $P_{sw}$  可分别表示为:

$$P_{drv} = C_{iss} \Delta V_{gs}^2 f_{av} \quad (3)$$

$$P_{sw} = C_{oss} (\Delta V_{dsH}^2 f_{avH} + \Delta V_{dsL}^2 f_{avL}) \quad (4)$$

其中,  $\Delta V_{dsH}$ 、 $\Delta V_{dsL}$  和  $f_{avH}$ 、 $f_{avL}$  分别为 SMPA<sub>H</sub> 和 SMPA<sub>L</sub> 功率管的  $\Delta V_{ds}$  和  $f_{av}$ 。

对于 2 比特 DSM 序列, 估计  $f_{av}$  时不仅要考虑对应输出电平的变换次数, 还需要考虑电平变换时 LS 对应各 SMPA 单元功率管的开关切换次数。 $f_{av}$  可由式(5)估计:

$$f_{av} = f_{avH} + f_{avL} = f_s \left( \sum_{i=1}^m X_i Y_i^H + \sum_{i=1}^m X_i Y_i^L \right) / M \quad (5)$$

式中,  $m$  为输出电平变换的种类, 对于 4 电平共

有6类输出电平变换:① $U \Leftrightarrow U/3$ ;② $U \Leftrightarrow -U/3$ ;③ $U \Leftrightarrow -U$ ;④ $U/3 \Leftrightarrow -U/3$ ;⑤ $U/3 \Leftrightarrow -U$ ;⑥ $-U/3 \Leftrightarrow -U$ 。 $M$ 为时钟周期数, $X_i$ 为 $M$ 个时钟周期内第*i*类输出电平的变换次数,与输入信号功率及载波过采样率 $R_c$ (即 $f_s/f_c$ )相关。 $Y_i^H$ 和 $Y_i^L$ 分别为第*i*类输出电平变换时SMPA<sub>H</sub>和SMPA<sub>L</sub>功率管的总开关切换次数。

对于一定长度的2比特DMS输出序列,当 $f_s = 600$  MHz时,图7给出了电平变换次数的仿真对比,图例中1~6分别对应上述6类输出电平变换。从图7中可知,第2、3、5类电平变换次数基本可忽略,输出电平仅在相邻电平间变换;当输入信号功率较小时,输出电平主要在 $\pm U/3$ 间变换,随着输入功率的增加, $U/3 \Leftrightarrow -U/3$ 的变换次数相应减小,电平在 $U$ 和 $U/3$ 、 $-U$ 和 $-U/3$ 间的变换次数逐渐增加。




图7 电平变换次数的仿真对比

Fig. 7 Compared the number of level switches

对应上述6类输出电平变换,由图4以及H桥D类SMPA的控制逻辑,表1给出了不同LS策略下SMPA所有功率管的总开关切换次数对比。可以看出,相比于LS1,在 $U/3 \Leftrightarrow -U/3$ 变换时,由于改变了各SMPA单元的输出电平,LS2和LS3对应功率管的总开关切换次数仅为LS1的一半,因此可显著减小 $f_{av}$ 。

根据图7、表1和式(5),图8~10分别给出了3种LS策略的 $f_{avH}$ 、 $f_{avL}$ 和 $f_{av}$ 对比。可以看出,LS1的 $f_{avH}$ 等于LS2的 $f_{avL}$ ,LS2和LS3具有相同 $f_{avH}$ 。当输入信号较小时(功率回退6 dBc以上),2比特DSM退变为1比特,输出电平仅在 $\pm U/3$ 间切换,此时LS1~LS3具有相同 $f_{avL}$ 且与LS1的 $f_{avH}$ 相等,并随输入信号功率的减小而迅速增大,而LS2和LS3的 $f_{avH}$ 基本为零。因此当输入较小时,LS2和LS3的 $f_{av}$ 仅为LS1的1/2。当输入较大时,LS1的 $f_{av}$ 最大,LS3次之,LS2最小且为LS1的1/2。

表1 电平变换时功率管总开关切换次数对比

Tab. 1 Compared the total switching times of transistors

序号	电平变换	LS1	LS2	LS3
1	$U \Leftrightarrow U/3$	4	2	4
2	$U \Leftrightarrow -U/3$	4	6	4
3	$U \Leftrightarrow -U$	8	8	4
4	$U/3 \Leftrightarrow -U/3$	8	4	4
5	$U/3 \Leftrightarrow -U$	4	6	4
6	$-U/3 \Leftrightarrow -U$	4	2	4




图8 LS1~LS3的 $f_{avH}$ 仿真对比

Fig. 8 Simulation contrast between LS1~LS3 for  $f_{avH}$




图9 LS1~LS3的 $f_{avL}$ 仿真对比

Fig. 9 Simulation contrast between LS1~LS3 for  $f_{avL}$




图10 LS1~LS3的 $f_{av}$ 仿真对比

Fig. 10 Simulation contrast between LS1~LS3 for  $f_{av}$

对驱动器件而言,为使所有功率管工作在开关状态且保持 $R_{on}$ 等参数一致,就需施加相同且对应的驱动电压,因此不同LS策略的功率管均具有相同的 $C_{iss}$ 和 $\Delta V_{gs}$ 。为使GaN HEMT管芯完全工作在开关状态,可令 $\Delta V_{gs}$ 为5 V。图11给出了3种LS策略的 $P_{drv}$ 对比,由于 $P_{drv}$ 与 $f_{av}$ 成正比,因此输入较小时,LS2和LS3具有明显优势,其 $P_{drv}$ 相等且仅为LS1的一半;输入较大时,

LS1 的  $P_{\text{drv}}$  仍为最大, LS3 次之, LS2 最小且为 LS1 的一半。




图 11 LS1 ~ LS3 的  $P_{\text{drv}}$  仿真对比

Fig. 11 Simulation contrast between LS1 ~ LS3 for  $P_{\text{drv}}$

对功率管而言,如图 3 所示,不同 LS 策略对应 SMPA<sub>H</sub> 和 SMPA<sub>L</sub> 的  $V_{\text{DD}}$  不同,即使输出相同电平,各单元的输出电平和对应功率管的控制逻辑也不相同,因此不同 LS 策略各单元对应功率管的  $\Delta V_{\text{ds}}$  并不完全相同。

其中 LS1 和 LS2 通过 2 个 SMPA 单元串联输出实现电平合成,具有相同电路拓扑和电源配置,虽然各 SMPA 单元输出电平不同,但任意时刻均有 4 个功率管导通,忽略  $R_{\text{on}}$  的导通压降,则有  $\Delta V_{\text{ds}} = V_{\text{DD}}$ 。因此 LS1 和 LS2 具有相同  $\Delta V_{\text{dsH}}$  和  $\Delta V_{\text{dsL}}$ ,即  $\Delta V_{\text{dsH}} = 2U/3$ 、 $\Delta V_{\text{dsL}} = U/3$ 。LS3 的 2 个 SMPA 单元并联输出,在任意时刻仅 2 个功率管导通,对应不同输出电平变换,各功率管的  $\Delta V_{\text{ds}}$  也各不相同。参照式(4)和式(5),LS3 的  $P_{\text{sw}}$  可由式(6)计算:

$$P_{\text{sw}} = C_{\text{oss}} f_s \sum_{i=1}^n X_i (Y_i^{\text{H}} \Delta V_{\text{dsHi}}^2 + Y_i^{\text{L}} \Delta V_{\text{dsLi}}^2) / M \quad (6)$$

其中,  $\Delta V_{\text{dsHi}}$  和  $\Delta V_{\text{dsLi}}$  分别为第  $i$  类电平变换时的  $\Delta V_{\text{dsH}}$  和  $\Delta V_{\text{dsL}}$ 。根据 LS3 的电源配置和功率管控制逻辑,表 2 给出了 LS3 电平变换时各 SMPA 单

表 2 LS3 各功率管的  $\Delta V_{\text{ds}}$  和等效开关次数

Tab. 2 Compared the  $\Delta V_{\text{ds}}$  and equivalent switching times of transistors for LS3

序号	电平变换	SMPA <sub>H</sub>		SMPA <sub>L</sub>			
		$\Delta V_{\text{dsH}}$	等效开 关切换		$\Delta V_{\text{dsL}}$	等效开 关切换	
			次数	次数		次数	次数
1	$U \Leftrightarrow U/3$	$2U/3$	2	$2U/3$	2		
2	$U \Leftrightarrow -U/3$	$U$	4	$U/3$	4		
3	$U \Leftrightarrow -U$	$U$	8	0	0		
4	$U/3 \Leftrightarrow -U/3$	0	0	$U/3$	8		
5	$U/3 \Leftrightarrow -U$	$U$	4	$U/3$	4		
6	$-U/3 \Leftrightarrow -U$	$2U/3$	2	$2U/3$	2		

元的  $\Delta V_{\text{ds}}$  以及功率管的等效开关次数。对比表 1 和表 2 可以发现:当输出电平变换时,虽然 LS3 有的功率管并没有进行开关切换,但受并联输出的电平箝位影响,未进行开关切换的功率管漏源电压也发生了变化 ( $\Delta V_{\text{ds}} \neq 0$ ),即等效增大了  $Y_i^{\text{H}}$  和  $Y_i^{\text{L}}$ 。

当输入较小时,输出电平主要在  $\pm U/3$  间变换,对比表 1 和表 2,LS3 的  $Y_i^{\text{H}}$  和  $Y_i^{\text{L}}$  相比 LS2 增加了一倍左右,因此 LS3 的  $P_{\text{sw}}$  约为 LS2 的一倍,但仍远小于 LS1。当输入较大时,由于 LS3 的  $\Delta V_{\text{dsH}}$ 、 $Y_i^{\text{H}}$  和  $Y_i^{\text{L}}$  均大于 LS1 和 LS2,因此 LS3 的  $P_{\text{sw}}$  反而大于 LS1,而 LS2 的  $f_{\text{av}}$  略小于 LS1,此时 LS2 具有最小的  $P_{\text{sw}}$ 。图 12 给出了 3 种 LS 策略的  $P_{\text{sw}}$  仿真对比,仿真结果进一步验证了上述分析:LS2 具有最小的  $P_{\text{sw}}$ ;相比 LS1,LS3 在输入较小时也具有显著优势。




图 12 LS1 ~ LS3 的  $P_{\text{sw}}$  仿真对比

Fig. 12 Simulation contrast between LS1 ~ LS3 for  $P_{\text{sw}}$

## 2.3 LS 策略对 $P_s$ 和 $\eta$ 的影响

图 13 给出了 LS1 的  $P_{\text{con}}$ 、 $P_{\text{drv}}$  和  $P_{\text{sw}}$  分别占功放总损耗  $P_s$  ( $P_s = P_{\text{con}} + P_{\text{drv}} + P_{\text{sw}}$ ) 的比例。从图 13 可以发现,当输入较大时,由于  $P_{\text{con}}$  正比于  $P_{\text{out}}$ ,  $P_{\text{con}}$  占  $P_s$  绝大部分,随着输入信号功率回退,  $P_{\text{con}}$  所占比重逐渐降低,而  $P_{\text{sw}}$  的比重却逐渐增大,并最终成为  $P_s$  的主要部分。可见要减小 LS1 的  $P_s$ ,一方面可在输入较大时减小  $P_{\text{con}}$ ,另一方面可在输入较小时减小  $P_{\text{sw}}$ 。由于 LS2 实现了后者,LS3 两者都实现了,因此如图 14 和图 15 所示,LS2 和 LS3 的  $P_s$  均小于 LS1,且明显提高了  $\eta$  ( $\eta = P_{\text{out}} / (P_s + P_{\text{out}})$ )。特别在输入较小时,LS2 和 LS3 更具优势,其  $P_s$  仅为 LS1 的 30% ~ 40%,




图 13 LS1 中  $P_{\text{con}}$ 、 $P_{\text{drv}}$  和  $P_{\text{sw}}$  占  $P_s$  的比例

Fig. 13 Proportion of  $P_{\text{con}}$ ,  $P_{\text{drv}}$ , and  $P_{\text{sw}}$  in  $P_s$  for LS1

$\eta$ 可提高约20%。当输入较小时,由于在 $P_{sw}$ 上的优势,LS2具有最小的 $P_s$ 和最高的 $\eta$ ;当输入较大时,由于在 $P_{con}$ 上的优势,LS3相对最优。




图14 LS1 ~ LS3 的  $P_s$  仿真对比

Fig. 14 Simulation contrast between LS1 ~ LS3 for  $P_s$




图15 LS1 ~ LS3 的  $\eta$  仿真对比

Fig. 15 Simulation contrast between LS1 ~ LS3 for  $\eta$

### 3 结论

理论分析和仿真结果表明,LS2和LS3可显著减小 $P_{con}$ 、 $P_{drv}$ 和 $P_{sw}$ 等器件损耗,获得更优输出性能,尤其功率回退状态下,对功放性能的提升更为显著,因而有利于提高高峰均比调制信号的功率放大性能。

对比LS2,在相同输出电平条件下,LS3具有更大输出功率且在输入较大时具有效率优势,因而LS3在理论上有优势。但在实践中,由于LS3需要更高电源电压,同时受SMPA单元并联输出的电平箝位效应影响,将增加各SMPA单元功率管的电压应力,其最大电压应力约为LS2的2倍。在选取功率管时,考虑器件击穿电压并预留足够余量,LS3允许的电源电压及最大输出电平将小于LS2,从而显著降低了LS3在功率和效率方面的优势。此外,LS3高压和低压SMPA单元间的输出功率存在较大差距,需解决单元间的功率均衡问题。因此,LS2在工程实践中将更具优势。

### 参考文献(References)

- [1] Keyzer J, Hinrichs J, Metzger A, et al. Digital generation of RF signals for wireless communications with band-pass delta-sigma modulation [C]// Proceedings of IEEE MTT-S International Microwave Symposium Digest, 2001: 2127 - 2130.
- [2] Mohsina M, Rather G M. Switched mode power amplifiers: a brief review and comparative study [C]// Proceedings of International Conference on Energy, Communication, Data Analytics and Soft Computing, 2017: 3447 - 3452.
- [3] Pichler B, Leder N, Faseth T, et al. Efficiency enhanced switched mode power amplifier for digital RF transmitter[C]// Proceedings of IEEE 16th Annual Wireless and Microwave Technology Conference, 2015: 171 - 173.
- [4] Hung T P, Rode J, Larson L E, et al. Design of H-bridge class-D power amplifiers for digital pulse modulation transmitters [J]. IEEE Transactions on Microwave Theory and Techniques, 2007, 55(12): 2845 - 2855.
- [5] Wentzel A, Meliani C, Heinrich W. RF class-S power amplifiers: state-of-the-art results and potential [C]// Proceedings of IEEE MTT-S International Microwave Symposium, 2010: 812 - 815.
- [6] Kumar N, Datt P J, Rawat K. Class S power amplifier based on CSCD with delta-sigma modulation [C]// Proceedings of IEEE Applied Electromagnetics Conference, 2017: 1010 - 1012.
- [7] Wentzel A, HühnF, Heinrich W. The digital power amplifier for the wireless infrastructure: status and prospects [C]// Proceedings of IEEE Topical Conference on RF/Microwave Power Amplifiers for Radio and Wireless Applications, 2017: 14 - 17.
- [8] Silva N V, Oliveira A S R, Gustavsson U, et al. A novel all-digital multichannel multimode RF transmitter using delta-sigma modulation [J]. IEEE Microwave and Wireless Components Letters, 2012, 22(3): 156 - 158.
- [9] Dinis D C, Cordeiro R F, Barradas F M, et al. Agile single- and dual-band all-digital transmitter based on a precompensated tunable delta-sigma modulator [J]. IEEE Transactions on Microwave Theory and Techniques, 2016, 64(12): 4720 - 4730.
- [10] Johnson T, Stapleton S P. RF class-D amplification with bandpass sigma-delta modulator drive signals [J]. IEEE Transactions on Circuits and System I: Regular Papers, 2006, 53(12): 2507 - 2520.
- [11] Hua Z J, Fan X N, Tang L. Digital OFDM transmitter based on multi-bit delta sigma modulator[C]// Proceedings of IEEE International Conference on Microwaves, Communications, Antennas and Electronic Systems, 2015: 1 - 4.
- [12] 陈剑斌, 周强, 谭笑, 等. 基于2比特DSM的开关功放电平变换策略研究[J]. 电子学报, 2015, 43(7): 1413 - 1417.
- [13] CHEN Jianbin, ZHOU Qiang, TAN Xiao, et al. The research of level-transform strategy for switching amplifier based on 2 bit delta-sigma modulator [J]. Acta Electronica Sinica, 2015, 43(7): 1413 - 1417. (in Chinese)
- [14] 朱蕾, 周强, 谭笑. 基于多比特带通 $\Delta\Sigma$ 调制器的射频数字功放[J]. 电子技术应用, 2013, 39(8): 102 - 105.
- [15] ZHU Lei, ZHOU Qiang, TAN Xiao. RF digital power amplifier utilizing multi-bit bandpass delta sigma modulator [J]. Application of Electronic Technique, 2013, 39(8): 102 - 105. (in Chinese)