高性能多处理机系统总线设计技术
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:


Design Technology of High Performance Bus for Multi-Processor
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    本文以银河仿真Ⅱ型计算机为背景,论述面向多处理机的高性能总线的体系结构、总线特点、总线数据传输、多处理机通信等总线设计技术。

    Abstract:

    Based on YH-F2 simulation computer, the paper describes some aspects of bus design technology, such as the architecture of high performance bus,bus features,data transfermation on bus and protocol of multi-processor communication.

    参考文献
    相似文献
    引证文献
引用本文

苏金树,金士尧.高性能多处理机系统总线设计技术[J].国防科技大学学报,1994,16(3):54-57.
Su Jinshu, Jin Shiyao. Design Technology of High Performance Bus for Multi-Processor[J]. Journal of National University of Defense Technology,1994,16(3):54-57.

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:1993-12-18
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2015-01-23
  • 出版日期:
文章二维码