阵列排序器的VHDL设计方法
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:


Sorter Array Processor Design by Using VHDL
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    VHDL 是数字电路设计和描述的标准语言。讨论了脉动阵列结构的排序运算器及其改进电路,它们简洁的VHDL描述,经计算机的综合自动生成 FPGA 或 ASIC 的门级网表。实践证明,应用VHDL可以极大地提高设计效率。

    Abstract:

    VHDL is a standard language for the design and description of digital circuits. As a case study several array processors fullfilling the sort algorithm designed in VDHL are discussed here. Their concise VHDL description can be synthesized into FP-GA or ASIC gate-level netlist. Practice shows that applying VHDL can greatly improve the efficiency of digital system design.

    参考文献
    相似文献
    引证文献
引用本文

欧钢,陈辉煌,沈振康.阵列排序器的VHDL设计方法[J].国防科技大学学报,1996,18(2):75-79.
Ou Gang, Chen Huihuang, Shen Zhenkang. Sorter Array Processor Design by Using VHDL[J]. Journal of National University of Defense Technology,1996,18(2):75-79.

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:1995-11-28
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2014-06-11
  • 出版日期:
文章二维码