LS-DSP数字信号处理器总线的低功耗设计
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:

国家“863”高技术研究发展计划资助项目(2002AA714022);国家部委资助项目(41308010203)


The Low Power Design of the Bus for Digital Signal Processor LS-DSP
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    随着数字信号处理器制造工艺的进步,总线的功耗已经成为数字信号处理器功耗的主要组成部分。研究了LS-DSP数字信号处理器地址总线、数据总线、内部数据总线三类总线的低功耗设计技术,主要采用了总线编码的方法实现总线的低功耗。实验结果表明,LS-DSP采用总线低功耗技术后,有效地降低了总线的功耗。

    Abstract:

    With the development of fabricate technology for digital signal processor(DSP), the power dissipation of the bus is the main part of the whole power dissipation in DSP. This paper researches the power saving ways for address bus、data bus、internal bus in LS-DSP . Bus coding technology has been used for that purpose. The experimental results show that the LS-DSP bus power can reduce effectively when it uses the power saving ways discussed in this paper are used.

    参考文献
    相似文献
    引证文献
引用本文

车德亮,李剑川,沈绪榜. LS-DSP数字信号处理器总线的低功耗设计. The Low Power Design of the Bus for Digital Signal Processor LS-DSP[J].国防科技大学学报,2005,27(2):80-86.

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2004-09-29
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2013-03-25
  • 出版日期:
文章二维码