用FPGA实现浮点FFT处理器的研究
DOI:
作者:
作者单位:

作者简介:

通讯作者:

中图分类号:

基金项目:


The Realization of Flolating-point FFT Processor with FPGA Chip
Author:
Affiliation:

Fund Project:

  • 摘要
  • |
  • 图/表
  • |
  • 访问统计
  • |
  • 参考文献
  • |
  • 相似文献
  • |
  • 引证文献
  • |
  • 资源附件
  • |
  • 文章评论
    摘要:

    针对定点FFT处理器精度不高的缺点,提出了浮点格式FFT处理器的FPGA硬件实现方案。详细阐述了FFT处理器的自定制浮点格式确定、算法选择和浮点加法实现等关键技术。该处理器已投入使用,工作性能稳定,系统时钟80MHz,完成1024点FFT/IFFT运算只需64μs,误差小于-80dB。

    Abstract:

    The FPGA realization of a floating-point FFT processor is proposed to get over the poor precision of the fixed-point FFT processor.The definition of the floating-point format,the selection of arithmetic and the key techniques of the FPGA realization are discussed. Such a processor has been put into service and has stable performance. Its operating frequency is 80MHz and it can finish 1024 point FFT/IFFT in 64μs with an error less than -80dB.

    参考文献
    相似文献
    引证文献
引用本文

王远模,赵宏钟,张军,等.用FPGA实现浮点FFT处理器的研究[J].国防科技大学学报,2004,26(6):61-64.
WANG Yuanmo, ZHAO Hongzhong, ZHANG Jun, et al. The Realization of Flolating-point FFT Processor with FPGA Chip[J]. Journal of National University of Defense Technology,2004,26(6):61-64.

复制
分享
文章指标
  • 点击次数:
  • 下载次数:
  • HTML阅读次数:
  • 引用次数:
历史
  • 收稿日期:2004-05-20
  • 最后修改日期:
  • 录用日期:
  • 在线发布日期: 2013-05-08
  • 出版日期:
文章二维码