SS-LMS自适应均衡算法的CTLE设计

唐明华; 尤浩龙; 李刚; 赵珍阳; 陈建军; TANG Minghua; YOU Haolong; LI Gang; ZHAO Zhenyang; CHEN Jianjun

doi: 10.11887/j.cn.202501018

唐明华¹ ，尤浩龙¹ ，李刚¹ ，赵珍阳^2,3 ，陈建军⁴

1. 湘潭大学材料科学与工程学院，湖南湘潭 411105

2. 山东东仪光电仪器有限公司，山东烟台 264670

3. 山东东仪光电产业技术研究院，山东烟台 264670

4. 国防科技大学计算机学院，湖南长沙 410073

基金项目: 国家自然科学基金资助项目(92164108,11835008,61974163) ；山东省自然科学基金资助项目(ZR2023LZH005) ；山东省重大科技创新工程资助项目(2019TSLH0316)

详细信息

作者简介

唐明华(1966—)，男，湖南衡阳人，教授，博士，博士生导师，E-mail: tangminghua@xtu.edu.cn

中图分类号: TN402

文献标识码: A

文章编号: 1001-2486(2025)01-190-08

Design of CTLE with SS-LMS adaptive equalization algorithm

TANG Minghua¹ ， YOU Haolong¹ ， LI Gang¹ ， ZHAO Zhenyang^2,3 ， CHEN Jianjun⁴

1. School of Materials Science and Engineering, Xiangtan University, Xiangtan 411105 , China

2. Shandong Dongyi Optoelectronic Instruments Co., Ltd., Yantai 264670 , China

3. Shandong Dongyi Optoelectronic Industry Technology Research Institute, Yantai 264670 , China

4. College of Computer Science and Technology, National University of Defense Technology, Changsha 410073 , China

摘要

随着先进工艺和技术的不断进步，要想保证数据在高速传输中的正确性，均衡器需要有更高的补偿和更低的功耗，才能实现高效通信。基于12 nm 互补金属氧化物半导体工艺，设计了一种高增益、低功耗的自适应连续时间线性均衡器（continuous time linear equalizer, CTLE），该均衡器采用2级级联结构来补偿信道衰减，并提高接收信号的质量。此外，自适应模块通过采用符号-符号最小均方误差(sign-sign least mean square, SS-LMS)算法，使抽头系数加快了收敛速度。仿真结果表明，当传输速率为16 Gbit/s时，均衡器可以补偿-15.53 dB的半波特率通道衰减，均衡器系数在16×10⁴个单元间隔数据内收敛，并且收敛之后接收误码率低于10^-12。

关键词

连续时间线性均衡器 / 自适应 / 符号-符号最小均方误差算法

Abstract

With the continuous advancement of advanced processes and technologies, in order to ensure the accuracy of data during high-speed transmission, equalizers need to provide higher compensation and lower power consumption to achieve efficient communication. A high-gain and low-power adaptive CTLE(continuous time linear equalizer) was designed on the basis of the 12 nm CMOS(complementary metal-oxide-semiconductor) process, which adopted a two-stage cascade structure to compensate for channel attenuation and improve the quality of the received signal. In addition, the adaptive module used the SS-LMS(sign-sign least mean square) algorithm to accelerate the convergence speed of the tap coefficients. Simulation results show that when the transmission rate is 16 Gbit/s, the equalizer can compensate for a half-bit rate channel attenuation of -15.53 dB, and the equalizer coefficients converge within 16×10⁴ unit interval data. Moreover, after convergence, the received error rate is lower than 10^-12.

Keywords

continuous time linear equalizer / adaptive / SS-LMS algorithm

1 CTLE电路系统方案 1.1 CTLE主体电路结构 1.2 CTLE自适应模块设计 2 仿真结果 2.1 CTLE均衡电路仿真 2.2 MATLAB建模 3 电路版图 4 结论

随着半导体工艺的持续进步，芯片的工作频率、规模和数据处理能力不断提高，对芯片的数据交互和吞吐能力的要求也越来越高。在此需求下，串行器/解串器^[1]（serializer/deserializer，SerDes）技术的应用得到了很大的发展。然而，由于信道的非理想性，当数据速率持续提高，由趋肤效应、传输线阻抗非连续而造成的信号反射以及电介质损耗等因素，会导致所传送的数据出现严重失真，形成码间干扰^[2]。

为了降低码间干扰的影响，减小误码率^[3]（bit error ratio，BER），获得良好的通信质量，需要对经过信道后的信号进行相应的补偿。在SerDes系统中，接收端通常使用连续时间线性均衡器（continuous time linear equalizer，CTLE）、判决反馈均衡器（decision feedback equalizer，DFE）和前向反馈均衡器（feed forward equalizer，FFE）三种均衡结构或是这些均衡器的组合^[4-5]，对经过信道信号的高频部分进行补偿或消除拖尾影响。

SerDes的传输速率大约每4年会增加一倍，这主要是通过工艺技术的不断发展和改进来实现的。除工艺技术的发展之外，从电路设计的角度不断创新也是非常重要的，提高信号的能量效率和完整性才可以帮助实现下一代高性能、低功耗的SerDes。本文就是研究高增益、低功耗的CTLE，它是一种频域均衡器，通过调节滤波器的频率特性来补偿经过信道衰减后的数据，使数据的频率特性达到全通无失真传输的要求^[6]。CTLE的核心电路等效于一个高通滤波器，它通过增大低频信号的衰减，或者提高高频信号的增益，来缩小信号中高频成分与低频成分的衰减差距，从而补偿信道的衰减^[7]。在实际工程中，由于信道的时变性和未知性，所以并不知道经过信道的信号具体衰减情况，需要在均衡器中加入自适应算法，例如最小均方误差（least mean square，LMS）算法、迫零（zero forcing solution，ZFS）算法^[8]和符号-符号最小均方误差（sign-sign least mean square，SS-LMS）算法^[9]等。故本文研究设计了采用SS-LMS算法的自适应连续时间线性均衡器，并在MATLAB环境下仿真，检验依据该算法下的自适应CTLE的均衡效果。

1 CTLE电路系统方案

1.1 CTLE主体电路结构

本次设计的均衡电路如图1所示，先将经过信道衰减的差分信号经过2级CTLE均衡，对信号进行相应的补偿后再进行输出。因CTLE的电路是一个有着特定传输函数的差分运放，从它的波特图可以看出该电路包含着一个零点、两个极点，并且两个极点都在零点之后。这样对应的波特图的幅频曲线会在遇到第一个零点之后上升，遇到第一个极点后平缓，遇到第二个极点开始下降，从而达到对低频信号衰减、高频信号补偿的目的。

CTLE的具体传输函数为：

H (s) = \frac{g_{m} R_{D}}{1 + \frac{g_{m} R_{S}}{2}} \cdot \frac{1 + \frac{s}{ω_{Z}}}{1 + \frac{s}{ω_{p 1}}} \cdot \frac{1}{1 + \frac{s}{ω_{p 2}}}

(1)

图1CTLE主体结构框图

Fig.1Block diagram of CTLE main structure

式中：

ω_{Z} = \frac{1}{R_{S} C_{S}} ， ω_{p 1} = \frac{1 + g_{m} \frac{R_{S}}{2}}{R_{S} C_{S}} ， ω_{p 2} = \frac{1}{R_{D} C_{L}}

，R_S为源级负反馈电阻，C_S为源级负反馈电容，g_m为输入管跨导，R_D为负载电阻，C_L为负载电容。

通过分析可知，增大R_S的大小，低频增益减小，零点和第一个极点会同时左移，但在对数坐标下两者间距离增大，峰值peaking随之增大；减小R_S的大小，低频增益增大，零点和第一个极点会同时右移，在对数坐标下两者间距离减小，peaking随之减小。

在设计的两级CTLE电路里，只有第二级CTLE与图1的原理图一样，第一级CTLE没有元件C_S，相当于一级buffer来对带宽内码元信号的增益进行整体放大。其中为了应对信道的未知性和时变性，加入了自适应控制模块来控制第二级CTLE的R_S大小。元件R_S的电路设计如图2所示，在电路工作过程中，元件C_S和元件R_D会根据电路工作的状态预先配置好寄存器的值，只有Ctrl＜4:0＞电阻变量参与自适应调整，这样能快速收敛算法。

图2R_S电路的设计

Fig.2Design of the R_S circuit

图3为第二级CTLE的电路原理图，图中红色方框是电流镜模块，将输入的基准电流I_a和I_aa进行复制，为后续模块提供基准电流源；黄色方框是CTLE电路，添加了MP₁和MP₂开关来控制电阻R₁和R₄是否并联到R₂与R₃两端，以此来控制式（1）中R_D的大小，从而调节低频增益大小；图中蓝色部分是负阻抗电路，能通过调节输出阻抗来调节CTLE第二个极点的位置，从而达到调节带宽的目的，以此来减小版图面积与功耗；图中绿色方框是用于补偿由于晶元不规整导致的电路不对称，信号offset_i_m和offset_i_p是用于补偿电流的，其大小由自适应算法计算得到。

图3CTLE电路的原理图

Fig.3Schematic diagram of CTLE circuit

图4为图3蓝色方框（负阻抗电路）的小信号模型，由基尔霍夫电流得：

g_{m 0} (V_{i n 0} - V_{a}) = \frac{V_{a} - V_{b}}{\frac{1}{C_{S}}} = - g_{m 1} (V_{i n 1} - V_{b})

(2)

图4负阻抗电路的小信号模型

Fig.4Small signal model of negative impedance circuit

由V_in0与V_in1的电压差除以从V_in0流向V_in1的电流等于电路的输出阻抗得：

R_{o u t} = - \frac{V_{i n 0} - V_{i n 1}}{g_{m 1} (V_{i n 1} - V_{b})}

(3)

图3中MN9和MN11用的是一样的金属氧化物半导体管，因此可以认为g_m0=g_m1=g_m。把式（2）代入式（3）化简得：

R_{o u t} = - \frac{1}{C_{S}} - \frac{2}{g_{m}}

(4)

由此可知图3中负阻抗电路结构可以看成是一个阻抗为

- \frac{1}{C_{S}}

的负电容与一个阻值为

- \frac{2}{g_{m}}

的负电阻串联。从图3还可知，CTLE电路的负载与负阻抗电路结构是并联关系，总体的电容会由于负电容而减小。再由式

ω_{p 2} = \frac{1}{R_{D} C_{L}}

可知，C_L的减小会导致第二极点ω_p2增大，从而使CTLE电路的带宽增加。

1.2 CTLE自适应模块设计

在接收端为了能更好地自动跟踪信道的衰减并实现自适应均衡，本文自适应结构使用的原理是基于SS-LMS算法，该算法源于LMS算法，LMS算法是由美国斯坦福大学的Widrow等于1959年提出。它的主要算法思想是在增加很少运算量的情况下能够加速其收敛速度，这样在自适应均衡的时候就可以很快地跟踪到信道的参数，减少了训练序列的发送时间，从而提高信道的利用率^[10]。LMS算法可以在数字域向实际电路映射，其迭代权值更新算法具体公式为：

y (n) = w^{T} (n) x (n)

(5)

e (n) = d (n) - y (n)

(6)

w (n + 1) = w (n) + 2 μ e (n) x (n - k)

(7)

其中，x（n）为输入矢量信号，w（n）为权系数矩阵，e（n）为误差信号，d（n）为期望信号，μ为步长因子。而SS-LMS算法是将误差信号e（n）和n-k时刻的码元信号x（n-k）进行取符号运算，提取极性，忽略它们的幅值信息，将信号的值由模拟信号等效成数字信号。相较于LMS算法，SS-LMS减小了电路的设计难度，由于数字信号取代了模拟信号，其收敛速度比LMS算法要快，具体迭代权值更新算法变成：

w (n + 1) = w (n) + s i g n [e (n)] s i g n [x (n - k)]

(8)

设计的基于SS-LMS自适应算法主要是通过改变CTLE源极负反馈电阻的阻值来调节均衡器的增益和带宽。图5是其算法的实现过程。由图5可知，在设计算法的过程中，第一步先将采样后的数据信息和相位信息预先存储在寄存器Data＜43:0＞和Phase＜39:0＞中后将寄存器存取Data＜39:0＞低40位的数据信息进行检索，对电平跳变的位置记为高电平“1”，没有跳变的位置记为低电平“0”，得出有效相位的位置Valid_pos＜39:0＞；第二步对Valid_pos<i>=1即电平跳变的位置，将Phase<i>分别与Data<i>、Data<i+1>、Data<i+2>、Data<i+3>、Data<i+4>进行同或处理并做累加给到寄存器Count_add；第三步计算出Valid_pos＜39:0＞中数据“1”的数量即时钟周期内数据欠均衡与过均衡数据的总量；最后通过判决器决定阻值调节参数的增减并通过译码器输出控制电阻变量Ctrl＜4:0＞。

图5基于电平跳变的SS-LMS算法模块实现

Fig.5Implementation of SS-LMS algorithm module based on level hopping

电平跳变位置易发生码间干扰，造成Phase采样不同。算法的设计是Phase和Data通过同或逻辑来实现相乘关系，得出均衡结果，达到系数的不断更新，从而控制可变电阻进行调节。此方法来源于SS-LMS算法的核心思想。

图6是Phase采样的四种情况。由实际经验可知，电平跳变的位置容易引起误码，求数据的均衡状态就是依据这个原则。图6中D2、D1是数据信息，E2是相位，选取代表性的“1→0”和“0→1”数据信息搭配中间相位信息来判断均衡状态。

图6Phase采样的四种情况

Fig.6Four cases of Phase sampling

以图6（a）来分析，明显是下降不足的情况，即均衡不足（欠均衡）；图6（b）就是下降过度，即均衡过度（过均衡）；图6（c）是上升不足，即均衡不足；图6（d）是上升过度，即均衡过度。总结可知：Phase跟前拍数据Data极性相同就是处于均衡不足状态，Count_add＜5:0＞的值加1。因此可以用发生电平跳变位置的相位Phase跟数据Data的前1~5拍求同或来求出欠均衡的总量。

在一个时钟周期内，若欠均衡的总量Count_add＜5:0＞大于均衡状态总和5×Num_ones（Valid_pos＜39:0＞）的一半，则判定此时均衡器处于欠均衡状态，CTLE_resister＜3:0＞的值增加一个步长，进一步均衡；若欠均衡的总量Count_add＜5:0＞小于均衡状态总和5×Num_ones（Valid_pos＜39:0＞）的一半，则判定此时均衡器处于过均衡状态，CTLE_resister＜3:0＞的值减少一个步长，进一步均衡。将数据的均衡状态寄存在寄存器里面是统计的思想，使判断结果更加准确。

2 仿真结果

2.1 CTLE均衡电路仿真

CTLE均衡电路仿真主要是验证Ctrl＜4:0＞电阻变量控制码对电路增益的递进调节，如图7所示，对32个控制码进行参数扫描，得到CTLE的频率特性随R_S变化的结果。由图可知，CTLE在高频处提供的增益为2.91~5.06 dB，在低频处提供的增益为-11.54~1.55 dB，则CTLE的增益达到16.60 dB，且带宽大于8 GHz，满足设计需求。

图7第二级CTLE的频率特性

Fig.7Frequency characteristics of the second stage CTLE

图8是两级CTLE的频率特性，可知两级CTLE的高频补偿增益有8.305 dB，低频补偿增益有-9.118 dB，因此两级CTLE能提供17.423 dB的增益，具有良好的均衡效果。

图8CTLE整体频率特性

Fig.8CTLE overall frequency characteristics

2.2 MATLAB建模

为了验证CTLE能自适应补偿经过信道信号的损耗，对背板传输距离为686 mm LR的传输信道，提取信道S参数，并在MATLAB建模实现，如图9所示。

在发送端输出一个速率为16 Gbit/s、单元间隔（unit interval，UI）为62.5 ps的伪随机码信号作为信道输入，然后依次经过信道和接收端CTLE，观察其波形和眼图。从信道的幅频特性曲线可以看出，信号在频率为8 GHz时具有15.53 dB的衰减，可知经过信道后，高频信号会受到很大的衰减，使其产生拖尾现象，从而引起码间干扰。如图9所示，经MATLAB建模仿真后得到衰减后的波形和均衡后的波形，明显看出经信道衰减的波形，其高频信号受到很大的衰减，致使信号失真，无法进行数据的传输；经过CTLE后的波形，其高频部分得到相应补偿，达到了传输条件。

图10所示为经过15.53 dB信道衰减后的眼图，可以看到由于信道对高频信号的衰减，信号严重失真，从而导致眼图基本完全闭合。图11是信号经过设计的自适应均衡器后的眼图，其是在均衡器系数收敛之后所测试的眼图，并且经均衡后的信号的眼宽达到0.8 UI。

通信系统要求误码率在10^-15~10^-12内，通常最少需要测到10¹⁴个的数据，但在计算机中无法保存这么多数据。为了估算出误码率，采用Agilent公司的Q因子误码率估计法^[11]得出如图12所示扫描判决电平的澡盆曲线。

图9CTLE建模

Fig.9CTLE modeling

图10均衡前的眼图

Fig.10Eye diagram before equalization

图11均衡后的眼图

Fig.11Eye diagram after equalization

Q因子的公式为：

Q (x) = \sqrt{2} \cdot {e r f c}^{- 1} (\frac{2 \cdot B E R (x)}{ρ_{T}})

(9)

式中：ρ_T为码元的跳变频率，通常认为ρ_T等于0.5；引入的互补误差函数erfc定义为

e r f c (x) = \frac{2}{\sqrt{π}} \int_{x}^{\infty} e^{- u^{2}} d u

(10)

Q因子误码率估算方法是在Q为-7时，误码率就能达到10^-12，从图12可知CTLE收敛后的数据接收误码率在10^-12以下，远远达到通信系统要求。

图12误码率澡盆曲线

Fig.12BER bathtub curve

图13为CTLE的控制码CTLE_resister＜3:0＞在三种情况下随接收数据变化的自适应收敛曲线。曲线③是16 Gbit/s的传输速率下，在半波特率8 Gbit/s、-15.53 dB信道衰减的条件中，用了16×10⁴ UI个数据，达到收敛；曲线①测试的是16 Gbit/s的传输速率下，在半波特率8 Gbit/s、-25 dB信道衰减条件下的收敛曲线；曲线②是在12.5 Gbit/s的传输速率下，使用和曲线③相同信道所测试的收敛曲线。可以看出，在不同信道、相同传输速率或相同信道、不同传输速率下，经过一段时间CTLE的控制码CTLE_resister＜3:0＞都能收敛并稳定下来，说明设计实现的自适应均衡器可以很好地自适应补偿0~15.53 dB的衰减。

图13CTLE控制码自适应收敛曲线

Fig.13CTLE control code adaptive convergence curve

3 电路版图

图14黑色矩形方框是接收端均衡器的版图，均衡器的版图排放方式是按照高速信号的流向进行布局，流向路径是先经过衰减器（attenuation，ATT）结构，再经过两级CTLE结构，最后经过两级可变增益放大器（variable gain amplifier，VGA）。

ATT就是一个电容耦合的电路，目的是给信号一个衰减作用，虽然高频信号也会得到一定的衰减，但相对于低频信号，高频衰减得较少，再配合后面的CTLE结构能提供更大的peaking，后两级VGA结构通过设置合适的参数来补偿CTLE对信号低频增益的衰减。

图14连续时间线性均衡器的版图

Fig.14Version of the continuous time linear equalizer

表1是设计的自适应均衡器和其他一些文献中均衡器的性能对比。与文献^[12]和文献^[6]相比，本文设计的均衡器采用了更先进的工艺，传输速率更高，且功耗和版图面积都小于它们。由于文献^[13]均衡器的传输速率偏低，不需要很大的带宽设计，所以其功耗和版图面积偏小。文献^[14]具有高达25 Gbit/s的传输速率是由于采用了均衡器CTLE+DFE的结构，这种组合型均衡器能从时域和频域两个方向去均衡受到码间干扰的码元，能更好地消除码间干扰，因此能承受更大的传输速率。由此可见，设计裕量还有很大空间，也可在CTLE后加入时域均衡器来提高均衡的效果，以此达到更高的传输速率。

表1均衡器性能对比

Tab.1 Equalizer performance comparison

注：文献^[14]均衡器结构是CTLE+DFE。

4 结论

实验结果表明，在12 nm标准CMOS工艺下，设计的两级CTLE具有17.423 dB的增益和4.32 mV的功耗，实现了高增益、低功耗的均衡电路设计；在16 Gbit/s的传输速率和半波特率8 Gbit/s、-15.53 dB信道衰减的条件下，可以在16×10⁴ UI内达到CTLE系数的快速收敛和稳定，并且CTLE系数收敛之后的接收误码率小于10^-12。

图1CTLE主体结构框图

Fig.1Block diagram of CTLE main structure

下载: 全尺寸图片

图2R_S电路的设计

Fig.2Design of the R_S circuit

下载: 全尺寸图片

图3CTLE电路的原理图

Fig.3Schematic diagram of CTLE circuit

下载: 全尺寸图片

图4负阻抗电路的小信号模型

Fig.4Small signal model of negative impedance circuit

下载: 全尺寸图片

图5基于电平跳变的SS-LMS算法模块实现

Fig.5Implementation of SS-LMS algorithm module based on level hopping

下载: 全尺寸图片

图6Phase采样的四种情况

Fig.6Four cases of Phase sampling

下载: 全尺寸图片

图7第二级CTLE的频率特性

Fig.7Frequency characteristics of the second stage CTLE

下载: 全尺寸图片

图8CTLE整体频率特性

Fig.8CTLE overall frequency characteristics

下载: 全尺寸图片

图9CTLE建模

Fig.9CTLE modeling

下载: 全尺寸图片

图10均衡前的眼图

Fig.10Eye diagram before equalization

下载: 全尺寸图片

图11均衡后的眼图

Fig.11Eye diagram after equalization

下载: 全尺寸图片

图12误码率澡盆曲线

Fig.12BER bathtub curve

下载: 全尺寸图片

图13CTLE控制码自适应收敛曲线

Fig.13CTLE control code adaptive convergence curve

下载: 全尺寸图片

图14连续时间线性均衡器的版图

Fig.14Version of the continuous time linear equalizer

下载: 全尺寸图片

表1均衡器性能对比

下载: 全尺寸图片

图1CTLE主体结构框图

Fig.1Block diagram of CTLE main structure

图2R_S电路的设计

Fig.2Design of the R_S circuit

图3CTLE电路的原理图

Fig.3Schematic diagram of CTLE circuit

图4负阻抗电路的小信号模型

Fig.4Small signal model of negative impedance circuit

图5基于电平跳变的SS-LMS算法模块实现

Fig.5Implementation of SS-LMS algorithm module based on level hopping

图6Phase采样的四种情况

Fig.6Four cases of Phase sampling

图7第二级CTLE的频率特性

Fig.7Frequency characteristics of the second stage CTLE

图8CTLE整体频率特性

Fig.8CTLE overall frequency characteristics

图9CTLE建模

Fig.9CTLE modeling

图10均衡前的眼图

Fig.10Eye diagram before equalization

图11均衡后的眼图

Fig.11Eye diagram after equalization

图12误码率澡盆曲线

Fig.12BER bathtub curve

图13CTLE控制码自适应收敛曲线

Fig.13CTLE control code adaptive convergence curve

图14连续时间线性均衡器的版图

Fig.14Version of the continuous time linear equalizer

表1均衡器性能对比

引用提醒

图(14) / 表(1)

引用本文

唐明华, 尤浩龙, 李刚，等. SS-LMS自适应均衡算法的CTLE设计[J]. 国防科技大学学报， 2025， 47（1）： 190-197.

复制

TANG M H， YOU H L, LI G， et al. Design of CTLE with SS-LMS adaptive equalization algorithm[J]. Journal of National University of Defense Technology, 2025, 47(1): 190-197.

Copy

计量

图1CTLE主体结构框图

Fig.1Block diagram of CTLE main structure

图2R_S电路的设计

Fig.2Design of the R_S circuit

图3CTLE电路的原理图

Fig.3Schematic diagram of CTLE circuit

图4负阻抗电路的小信号模型

Fig.4Small signal model of negative impedance circuit

图5基于电平跳变的SS-LMS算法模块实现

Fig.5Implementation of SS-LMS algorithm module based on level hopping

图6Phase采样的四种情况

Fig.6Four cases of Phase sampling

图7第二级CTLE的频率特性

Fig.7Frequency characteristics of the second stage CTLE

图8CTLE整体频率特性

Fig.8CTLE overall frequency characteristics

图9CTLE建模

Fig.9CTLE modeling

图10均衡前的眼图

Fig.10Eye diagram before equalization

图11均衡后的眼图

Fig.11Eye diagram after equalization

图12误码率澡盆曲线

Fig.12BER bathtub curve

图13CTLE控制码自适应收敛曲线

Fig.13CTLE control code adaptive convergence curve

图14连续时间线性均衡器的版图

Fig.14Version of the continuous time linear equalizer

表1均衡器性能对比

SAWABY A M, ELSHORBGE A M, ABDELHALIM O T,et al. A 10 Gb/s SerDes transceiver[C]//Proceedings of the 3rd Novel Intelligent and Leading Emerging Sciences Conference(NILES),2021:389-393.

黄波. 通信系统码间干扰和均衡器结构分析[J]. 信息与电脑(理论版),2021,33(20):179-181. HUANG B. Analysis of inter symbol interference and equalizer structure in communication system[J]. China Computer & Communication,2021,33(20):179-181.(in Chinese)

YANG M, SHAHRAMIAN S, WONG H,et al. Pre-FEC and post-FEC BER as criteria for optimizing wireline transceivers[C]//Proceedings of the IEEE International Symposium on Circuits and Systems(ISCAS),2021:1-5.

PAYNE R, LANDMAN P, BHAKTA B,et al. A 6.25-Gb/s binary transceiver in 0.13-μm CMOS for serial data transmission across high loss legacy backplane channels[J]. IEEE Journal of Solid-State Circuits,2005,40(12):2646-2657.

BEUKEMA T, SORNA M, SELANDER K,et al. A 6.4-Gb/s CMOS SerDes core with feed-forward and decision-feedback equalization[J]. IEEE Journal of Solid-State Circuits,2005,40(12):2633-2645.

兰雨娇, 侯伶俐, 岳宏卫, 等. 一种高速串行信号线性均衡电路[J]. 微电子学,2020,50(4):514-520. LAN Y J, HOU L L, YUE H W,et al. A linear equalization circuit for high speed serial signal[J]. Microelectronics,2020,50(4):514-520.(in Chinese)

王崇峰, 孙永节, 胡春媚, 等. 基于40 nm工艺SerDes均衡器的设计[C]//第十八届计算机工程与工艺年会暨第四届微处理器技术论坛论文集,2014:308-315. WANG C F, SUN Y J, HU C M,et al. Design of SerDes equalizer based on 40 nm process[C]//Proceedings of the 18th Annual Conference of Computer Engineering and Technology and the 4th Microprocessor Technology Forum,2014:308-315.(in Chinese)

HIDAKA Y, GAI W X, HORIE T,et al. A 4-channel 1.25-10.3 Gb/s backplane transceiver macro with 35 dB equalizer and sign-based zero-forcing adaptive control[J]. IEEE Journal of Solid-State Circuits,2009,44(12):3547-3559.

CHI H J, LEE J S, JEON S H,et al. A single-loop SS-LMS algorithm with single-ended integrating DFE receiver for multi-drop DRAM interface[J]. IEEE Journal of Solid-State Circuits,2011,46(9):2053-2063.

李春晖. 最小均方类自适应均衡算法的研究[J]. 电子世界,2014(2):149. LI C H. Research on minimum mean square class adaptive equilibrium algorithm[J]. Electronics World,2014(2):149.(in Chinese)

Keysight. Jitter analysis:the dual-Dirac model, RJ/DJ,and Q-Scale[EB/OL].[2021-11-14].https://www.keysight.com.cn/cn/zh/assets/7018-01309/white-papers/5989-3206.pdf.

朱岛. 高速自适应CTLE的研究与芯片设计[D]. 桂林: 桂林电子科技大学,2021. ZHU D. Research and chip design of high speed adaptive continuous time linear equalizer[D]. Guilin: Guilin University of Electronic Technology,2021.(in Chinese)

苏鹏洲, 黄鲁, 方毅, 等. 一种新型6.25 Gb/s CTLE均衡器的设计[J]. 微电子学,2016,46(2):215-218. SU P Z, HUANG L, FANG Y,et al. Design of a new 6.25 Gb/s CTLE equalizer[J]. Microelectronics,2016,46(2):215-218.(in Chinese)

赵文斌, 张长春, 张桄华, 等. 一种25 Gbit/s CMOS自适应判决反馈均衡器[J]. 微电子学,2021,51(5):666-671,677. ZHAO W B, ZHANG C C, ZHANG G H,et al. A 25 Gbit/s CMOS adaptive decision feedback equalizer[J]. Microelectronics,2021,51(5):666-671,677.(in Chinese)

首页

期刊介绍

投稿指南

编委会

出版声明

开放获取声明

联系我们

Email订阅

Rss

English

1 CTLE电路系统方案

2 仿真结果

3 电路版图

4 结论